EDA课程设计报告模板.docVIP

PAGE PAGE 2 《电子设计自动化（EDA）技术》课程实训报告 题目: 数字频率计的设计 姓 名：** 院 系：应用技术学院 专 业：电子信息工程 学 号： ************ 指导教师：徐正坤 完成时间: 2010 年 6 月 14 日 设计题目 数字频率计的设计 设计要求 1、设计一个有效位为6位十进制数的数字频率计； 2、选择一个标准时钟发生电路，为计数闸门控制电路提供一个标准8HZ信号； 3、计数闸门控制电路控制6位十进制计数器在时间T1=1S内计数，计数的个数就是待测输入信号的频率，T2=1S内停止计数，并且在7/8S内保持计数值不变，显示数字频率值； 4、计数器复位控制电路在每次开始计数之前的1/8S内，产生复位信号，将6位十进制计数器的上次计数值清零，为下一次从零开始计数做准备。 设计过程 (包括：设计方案、上机设计与仿真结果、硬件实验方案及实验结果、收获和体会) 选择我们所要制作的课程设计题目； 用Quartus Ⅱ 9.0写出数字频率计的VHDL源程序代码； 将程序代码编译完成后对其波形进行仿真； 设置引脚后将程序下载到EP1K10TC100-3主芯片之中； 进行硬件测试，检查是否还有错误，并对错误进行研究问题出在哪里，并解决问题，直到该设计的完成。 成绩评定 指导教师评语 课程设计等级 目 录 1 课程设计题目、内容与要求 …………………………………4页 1.1 设计题目…………………………………………………4页 1.2 设计内容…………………………………………………4页 1.3 具体要求…………………………………………………4页 2 系统设计 ………………………………………………………5页 2.1 设计思路…………………………………………………5页 2.2 系统原理…………………………………………………5页 3 系统实现 ………………………………………………………5页 3.1 VHDL源程序的具体程序和说明………………………5页 3.2 数字频率计程序中使用到得信号及其对应的管脚…12页 4 系统仿真 ………………………………………………………13页 5 硬件验证（操作）说明………………………………………13页 6 总结 …………………………………………………………13页 7 参考书目 ……………………………………………………14页 1 课程设计题目、内容与要求 1.1 设计题目 数字频率计的设计 1.2 设计内容 数字频率计的VHDL源程序； 数字频率计的仿真波形； 数字频率计的硬件测试结果。 1.3 具体要求 设计一个有效位为6位十进制数的数字频率计。 频率计电路原理框图如下图所示。 LED数码管驱动电路 4位LED数码管 4位十进制计数器 待测输入信号 计数器复位控制电路 计数闸门控制电路 标准时钟发生电路 数字频率计电路原理框图 实验板上有一个标准时钟发生电路（由32 768 HZ石英晶体和一个14位串行二进制计数/分频器 MC4060组成，提供2048HZ和8HZ时钟信号），为计数闸门控制电路控制6位十进制计数器在时间T1=1S内计数，计数的个数就是待测输入信号的频率，在T2=1S内停止计数，并且在7/8S内保持计数值不变，显示数字频率值；计数器复位控制电路在每次开始计数之前的1/8S内，产生复位信号，将6位十进制计数器的上次计数值清零，为下一次从零开始计数做准备。其时序图如下图所示。 2 系统设计 2.1 设计思路 选择课程设计题目→查资料写出数字频率计的VHDL源程序代码→对程序进行全程编译→时序仿真→引脚设置和下载→硬件测试 2.2 系统原理 用VHDL编写程序实现数字频率计控制6个十进制计数器在单位时间内计数、停止计数和清零等逻辑功能。 用VHDL编写程序实现数字频率计的端口控制信号，如右图所示。其中，xclk为待测的输入信号；clk为石英晶体（32 768Hz）分屏后的8Hz标准信号，作为产生1s信号的输入信号；led7:0为LED数码管的段码和小数点控制信号；row2:0 数字频率计端口控制信号 为位选择控制信号，决定哪一个LED数码管显示数字。 该程序（文件名为freq.vhd）由8个进程组成，进程P3-P8分别描述6个十进制计数器，P2进程产生计数器的清零信号clr和计数允许信号en。 3 系统实现 3.1 VHDL源程序的具体程序和说明 LIBRARY IEEE; U