实验二 全加器的设计.doc

实验二 全加器的设计 一、实验目的 1、掌握MAX+plus 软件的使用方法。 2、掌握层次化设计方法：底层为文本文件，顶层为图形文件。 3、通过全加器的设计掌握利用EDA软件进行电子线路设计的过程。 二、实验设备 1、计算机 2、MAX+plus II软件 及实验箱 三、实验原理 加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器都可由加法器来构成。 全加器，全加器是实现两个一位二进制数及低位来的进位数相加（即将三个二进制数相加），求得和数及向高位进位的逻辑电路。所以全加器有三个输入端（A，B，C）和两个输出端SO，CO）。 设计思路：一个全加器可以用两个1位半加器和或门组成。半加器真值表为 A B SO（和） CO（进位） 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑关系： CO=AB SO=AB+BA=A⊕B 语句： SO=NOT(A XOR (NOT B)) CO=A AND B 逻辑关系： 语句：SO=NOT(A?XOR?(NOT?B));?CO=A?AND?B;? 全加器真值表 A B C SO(和) CO（进位） 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 SO=A⊕B⊕C 　　CO=AB+CA+CB 四、实验内容 1、半加器的设计：完成源程序的编辑、编译、仿真。 2、两输入或门的设计：完成源程序的编辑、编译、仿真。 3、全加器的设计：完成源程序的编辑、编译、仿真。 五、实验步骤 1、启动MAX+plus II 10.0 软件 2、底层文件：新建文件文本文件： （1）File \ New \Text Editor File （2）在文本文件上输入代码 （3）保存文本文件：File\Save\H-adder.vhd 扩展名为*.vhd （4）设置为当前文件：点击File\Project\set project to current file 设置项目为当前文件 （5）编译 1）选择芯片型号：点击Assign\Device：Ep1k30QC208-3 2）编译:点击MAX+plus II \ Compiler \ Start 开始编译,生成 .pof 文件(CPLD) （6）仿真 1）启动ＭaxplusII\Ｗavefrom editor 菜单，进入波形编辑窗口； 2）导入输入输出节点：将鼠标移至空白处并单击鼠标右键，Enter Nodes from SNF 将欲仿真的所有Ｉ／Ｏ管脚加入。 3）调整管脚顺序：选中某一管脚并按住鼠标左键拖至相应位置即可完成。 4）为电路输入端口添加激励波形 5）选择仿真时间：视电路实际要求确定仿真时间长短，在本实验默认时间为1us File\End Time中设置 6）保存激励信号编辑结果： File\Save注意此时的文件名称不要随意改动，后缀为.scf。 7）仿真：打开MaxplusII\Simulator\Start 观察电路仿真结果 3、顶层文件：新建文件原理图文件： （1）新建文件原理图文件：File \ New \Graphic Editor File （2）在原理图文件上放置器件 （a）在原理图编辑器的空白处双击鼠标左键或单击鼠标右键，在弹出的快捷菜单中选择enter symber, （b） 在Symbor Name处可直接输入元件名称或用鼠标点取元器件库中的所需元件，按下OK 即可输入元器件， （c）一个完整的电路包括：输入端口INPUT、电路元器件集合、输出端口OUTPUT。 （3）添加连线 （4）标记输入/输出端口属性：分别双击输入端口的“PIN-NAME”，当其变成黑色时，即可输入标记符名称并回车确认； （5）保存原理图：f_adder.gdf 扩展名为*.gdf （6）设置为当前文件：点击File\Project\set project to current file 设置项目为当前文件 （7）仿真 1）启动ＭaxplusII\Ｗavefrom editor 菜单，进入波形编辑窗口； 2）导入输入输出节点：将鼠标移至空白处并单击鼠标右键，Enter Nodes from SNF 将欲仿真的所有Ｉ／Ｏ管脚加入。 3）调整管脚顺序：选中某一管脚并按住鼠标左键拖至相应位置即可完成。 4）为电路输入端口添加激励波形 5）选择仿真时间：视电路实际要求确定仿真时间长短，在本实验默