太原理工现代科技电子钟课程设计.docxVIP

PAGE PAGE 2 / 29 太原理工大学现代科技学院 EDA 技术与 FPGA 应用设计 课程设计 设计名称 数字电子钟专业班级 学 号 姓 名 指导教师 张 博 太原理工大学现代科技学院 专业班级 设计名称 数字电子钟 课程设计任务书 学生姓名 设计周数 1.5  课程名称指导教师  EDA 技术与 FPGA 应用设计 张博 设计 设计一个电子钟，具体要求如下： 任务 具有时、分、秒计数显示功能，以24 小时循环计时； 主要 具有清零、校时、校分功能； 设计 具有整点蜂鸣器报时功能。 参数 设计内容设计要求 根据选题要求，进行方案比较，画出系统框图； 使用VHDL 语言描述各单元电路； 利用Quartus II 10.0 软件对单元电路进行编译、仿真、引脚锁定、下载调试； 撰写课程设计任务书。 主要参考资 料 学生提交归档文件  张文爱.EDA 技术与FPGA 应用设计.电子工业出版社, 2013. 贾秀美. 数字电路硬件设计实践. 高等教育出版社, 2008 课程设计说明书，主要包括以下内容： 设计方案，系统框图，原理分析； 系统各模块的VHDL 源程序； 综合、编程部分，包括各模块的综合结果、仿真分析，系统管脚定义，下载验证结果； 设计总结部分，指出设计系统的特点及选用方案优缺点，提出改进意见及展望 ，总结设计收获、体会； 参考文献。 注：1.课程设计完成后，学生提交的归档文件应按照：封面—任务书—说明书—图纸的顺序进行装订上交（大张图纸不必装订） 可根据实际内容需要续表，但应保持原格式不变。 指导教师签名： 日期： 2016.06.08 0 / 29 0 / 29 … … … … … … … … … … … … … … … 装 … … … … … … … … … … … … … … … 订 … … … … … … … … … … … … … … … … 线 … … … … … … … … … … … … … … … 专业班级 学号 姓名 成绩 数 字 电 子 钟 一、设计名称： 数字电子钟的实现 二、设计要求：设计一个电子钟，具体要求如下： 具有时、分、秒计数显示功能，以 24 小时循环计时； 具有清零、校时、校分功能； 具有整点蜂鸣器报时功能。三、设计内容： 根据选题要求，进行方案比较，画出系统框图； 使用 VHDL 语言描述各单元电路； 利用 Quartus II 10.0 软件对单元电路进行编译、仿真、引脚锁定、下载调试； 撰写课程设计任务书。四、CPLD 介绍： （1）FPGA（Field－Programmable Gate Array ），即现场可编程门阵列，它是在 PAL、GAL、 CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA 采用了逻辑单元阵列 LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块 IOB（Input Output Block）和内部连线 （Interconnect）三个部分。 现场可编程门阵列（ FPGA）是可编程器件。与传统逻辑电路和门阵列（如 PAL，GAL 及 CPLD 器件）相比，FPGA 具有不同的结构，FPGA 利用小型查找 表 16×1RAM）来实现组合逻辑，每个查找表连接到一个 D 触发器的输入端，触发器再来驱动其他逻辑电路或驱动 I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到 I/O 模块。FPGA 的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与 I/O 间的联接方式，并最终决定了 FPGA 所能实现的功能，FPGA 允许无限次的编程。 五、电子钟总体设计方案： 本时钟系统主要由分频器、计数、译码、显示、校时以及闹钟等功能。由于分频器从 50MHZ PAGE PAGE 10 / 29 晶振中得到 1HZ 信号给计数器提供标准时钟，译码器将计数器数据译码数码管能显示的信号， 显示模块扫描译码器数据并显示。由于计数的起始时间不可能与标准时间一致，所以需要加入一个分频程序。 分频程序 先后采用过两种方式： signal count : integer; --分频内部时钟process(clk)--分频程序 begin if (clkevent and clk=1) then if(count=N-1)then count=conv_integer(0);