实验三_用状态机实现序列检测器的设计Verilog.pdfVIP

实验三 用状态机实现序列检测器的设计 一、实验目的： 用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。 二、原理说明： 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器 连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出 a， 否则输出b 。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必 须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数 的对应码相同。在检测过程中，任何一位不相等都将