一种新型的c自举采样电路.docxVIP

一种新型的c自举采样电路 1 采样保持电路 随着cs大规模电路技术的发展，高密度视频系统和下一代个人移动通信设备需要高性能且噪声降低的a/d检测器。流水线结构的A/D转换器因其在速度、精度、功耗、芯片面积等方面能取得很好的平衡,而被应用于实现百兆以上的采样频率、10位以上精度的高性能A/D转换器中。 采样保持(S/H)电路作为流水线A/D转换器的核心电路,一方面,其性能决定整个A/D转换器的动态性能;另一方面,它又受到信号通路上采样开关性能的直接影响。普通的CMOS采样开关因其导通电阻随输入信号变化,会引入大量的非线性失真,直接影响到S/H电路的采样精度。同时,电荷注入效应和时钟馈通的存在又影响着开关负载电容的保持精度。目前,主流的做法是采用栅压自举的开关电路为采样开关提供一个恒定的栅源电压,稳定其导通电阻,减少非线性源。 本文针对12位100 MHz采样频率的流水线A/D转换器,设计了一个新型的CMOS自举采样电路。与传统结构相比,该电路可有效减小采样开关的导通电阻,减小导通电阻变化引入的谐波失真,提高采样精度。采样时钟频率为100 MHz时,输入10 MHz信号可达到16.64位有效位数(ENOB),SFDR可达到103 dB,满足了该A/D转换器对采样开关的性能要求。 2 导通电阻的选择 常用的CMOS采样保持电路如图1所示。采样开关由一个传输门结构实现,N型和P型晶体管的