4乘4位阵列乘法器设计.docxVIP

课程设计报告

课程设计题目： 4乘4位阵列乘法器设计

学生姓名

：

杨博闻

学 号

：

201120070115

专 业

：

计算机科学与技术

班 级

：

1120701

指导教师

：

汪宇玲

2014年 1月 4日

-

-PAGE1-

一、设计目的

1．掌握乘法器的原理及其设计方法。

2．熟练应用CPLD设计及EDA操作软件。

二、设计设备

1．TDN-CM+或TDN-CM++教学实验系统一套。

2·PC微机一台。

3·ispDesignEXPERT软件

模型机数据通路结构框图

三、设计原理

本实验用CPLD来设计一个4×4位乘法器，相对于画电路图输入，用ABEL语言描述是比较方便的。其算式如下（其中括号中的数字表示在ABEL源程序描述中的功能块调用编号）：

a3

a2

a1

a0

×

b3

b2

b1

b0

a3b0(10)a2b0(6)a1b0(3)a0b0(1)a3b1(13)a2b1(9)a1b1(5) a0b1(2)

a3b2(15) a2b2(12)a1b2(8)a0b2(4)

＋ a3b3(16)a2b3(14) a1b3(11)a0b3(7)

p7 p6 p5 p4 p3 p2 p1 p0

四、设计步骤

安装EDA软件

打开计算机电源，进入Windows系统，安装上述ispDesignEXPERT软件。安装完成后，桌面和开始菜单中则建有ispDesignEXPERT软件图标。

用ispDesignEXPERT软件根据上述乘法的逻辑原理用ABEL语言编写功能描述程序。

其在1032芯片中对应的管脚如图：

编辑、编译和下载

使用ispDesignEXPERT软件编辑源程序并进行编译，然后打开实验系统电源，将生成的JEDEC文件下载到ispLSI1032中去。

．连接实验电路

按下图连接实验电路。

．给定操作数，观察乘法器输出

将SWITCHUNIT 单元中的SW-B、AR开关置为低电平状态。在INPUT

DEVICE单元中的8个开关的高4位为乘数A，低四位为被乘数B，而相乘的结果将在OUTPUTDEVICE单元中的数码管中以十六进制形式显示。给A和B置不同的数，观察相乘的结果。

输出输 入 信 号

输出

输 入 信 号

K0

K0

K0

K0

K0

K0

K0

K0

（7） (6)

(5)

(4)

(3)

(2)

(1)

（0)

K2

(1)

K2

(0)

C

S1

0

1

0

1

0

1

0

0

0

1

14

0

0

1

1

0

1

1

0

0

1

12

六、ABEL源码

MODULEmultiplyTITLE4bitmultiplier

Inputs

a3,a2,a1,a0 pin34,35,36,37;

b3,b2,b1,b0 pin38,39,40,41;

Outputs

p7,p6,p5,p4,p3,p2,p1,p0 pin45,46,47,48,49,50,51,52istypecom,invert;

Setdeclarationsaset=[a3,a2,a1,a0];

bset=[b3,b2,b1,b0];

product=[p7,p6,p5,p4,p3,p2,p1,p0];

Sub-moduledeclarations,withdefaultinputvaluesInthiscase,allinputsdefaultto0ifnotused.

adderinterface(a=0,b=0,sin=0,cin=0-sum,carry);

Sub-moduleinstances

ablk1functional_blockadder;ablk2functional_blockadder;ablk3functional_blockadder;ablk4functional_blockadder;ablk5functional_blockadder;ablk6functional_blockadder;ablk7functional_blockadder;ablk8functional_blockadder;ablk9functional_blockadder;ablk10functional_blockadder;ablk11functional_blockadder;ablk12functional_blockadder;ablk13functional_blockadd