FPGA个人学习总结1.docxVIP

综合方面

经综合后：

普通的数据单端输入都会加一个IBUF缓冲器；

数据单端输出有个OBUF缓存器；

时钟输入口会加BUFGP缓冲器；

对于4选1的mux，if结构和case结构都只需要一个slice，由MUXF5控制两个LUT

下图为8选一case结构,MUXF6控制两个MUXF5，以两个slices实现8选1，用if结构实现的结构也是一样的

注意一点：

使用ViewTechnologySchematic，来查看最底层的实现形式，即FPGA中的LUT、MUXF5等使用

但有的综合后RTLSchematic相同，TechnoligySchematic不同，而有的又相反（如onebit相加，加括号前后例子），那么我们应该以哪种为最优呢？

如下图：图上下分别为加括号前和加括号后RTL：只有根据实际需要来选择，如信号的先后顺序等等

2.LUT的名字后_数字，那个数字代表什么意思？

LUTa_b：a代表所有输入数据位宽，即输入数据的个数，切勿将位宽理解为“每个输入端口的数据宽度（因每个输入端口是单bit输入）；b代表LUT被初始化的状态

3.比较器位宽大小对综合结构的影响

当比较的位宽高于一定位数时，综合会采用进位链结构，如下图：

4.在调用DCM核时，CLKFX_OUT为输出引脚，并且LOCKED_OUT必须勾上，否则波形无法输出，具体步骤参考本文件夹下