1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 资格/认证考试
  5. 计算机等级考试

两位十进制计数器VHDL.pdfVIP

  • 12
  • 0
  • 约6.43千字
  • 约 12页
  • 2024-03-11 发布于湖北
  • 举报

两位十进制计数器VHDL.pdf

    电子科技大学

    实验报告

    学生姓名：范仁森学号：2011032030016指导教师：杜涛

    学生姓名：李彦龙学号：2012032030019

    学生姓名：万金山学号：2011032030030

    一、实验室名称：计算机大楼309

    二、实验项目名称：两位十进制计数器在7段数码管显示的设计

    三、实验原理：

    用FPGA板上的晶振频率为33.86MHz的时钟进行2的25次方分

    频作为基准频率，然后用两位十进制计数器计数，计数结果输出至七

    段数码管显示器的数据端。

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >