实验五--全加器的设计及应用.pdfVIP

实验五全加器的设计及应用

一、实验目的

〔1〕进一步加深组和电路的设计方法。

〔2〕会用真值表设计半加器和全加器电路，验证其逻辑功能。

〔3〕掌握用数据选择器和译码器设计全加器的方法。

二、预习要求

〔1〕根据表5-1利用与非门设计半加器电路。

〔2〕根据表5-2利用异或门及与非门设计全加器电路。

三、实验器材

〔1〕实验仪器：数字电路实验箱、万用表；

〔2〕实验器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153；

四、实验原理

电子数字电脑最基本的任务之一就是进行算术运算，在机器中的四则运算

——加、减、乘、除都是分解成加法运算进行的，因此加法器便成了电脑中最

基本的运算单元。

〔1〕半加器

只考虑了两个加数本身，而没有考虑由低位来的进位〔或者把低位来的进

位看成0〕，称为半加，完成半加功能的电路为半加器。框图如图5-1所示。一

位半加器的真值表如表5-1所示。

表5-1半加器真值表

ABCSC