原创力文档- 1、本文档共6页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
原理图制图规范——CheckList
编号
条目内容
是/否
备注
1
原理图必须采用公司统一模版。原理图图中必须包含整体框图、电源拓扑图和时钟拓扑图。
2
原理图元器件位号命名采用统一规范。
3
原理图网络命名采用统一规范。
4
每页内容紧凑但不杂乱、拥挤。
5
原理图上所有的文字方向应该统一，文字的上方应该朝向原理图的上方（正放文字）或左方（侧放文字）。
6
原理图上的各种标注应清晰，不允许文字重叠。
7
各个芯片的局部去耦电容应和芯片布在同一页面,并增加说明。
8
仅和芯片相关的上拉或下拉电阻等器件，放置在芯片附近。
9
元器件的位号要显示在该元件的附近位置，不应引起歧义。
10
芯片的型号和管脚标注，精密电阻、大功率电阻、极性电容、高耐压电容、共模电感、变压器、晶振，保险丝等有特殊要求的器件参数要显示出来，LED应标示型号或颜色。
11
器件管脚上的引线，应引出后再分叉，不得直接在器件管脚上分叉。
12
兼容设计、料单可配置部分、调试用最终不安装部分器件，应在原理图上注明功能。
13
信号的命名能够体现该信号的意义。
14
原理图绘制完成必须做DRC检查，防止元器件编号重复，同一网络号少于2个连接等问题。需要完全没有Warning才进入PCB设计
电源网络检查表
编号
条目内容
是/否
备注
1
绘制整个电路板的电源网络
2
在电源网络上准确标注了3个参数（输出电压、实际输出电流、纹波要求）
3
标注整个电路板的总功耗
4
电源输入的浪涌保护
5
电源输入的欠压保护
6
电源输入端是否有EMI滤波器
7
电源的上电顺序是否正确
8
电源电路是否有指示灯
9
1206以上（不包含1206）封装的陶瓷电容抗振动能力差，不允许使用
10
是否存在热拔插系统，热插拔需使用电源缓启动设计。
11
LDO输出端滤波电容选取时注意参照手册要求的最小电容、电容的ESR/ESL等要求确保电路稳定。推荐采用多个等值电容并联的方式，增加可靠性以及提高性能。
12
需同时并联大容量电容和小容量陶瓷贴片电容一起使用。
13
每个电源管脚都需有对应容值的去耦电容，一般为0.1uF
14
晶振、时钟buffer和PLL需要单独使用LDO供电
时钟网络检查表
编号
条目内容
是/否
备注
1
绘制整个电路板的时钟网络，并标注时钟频率和精度
2
每个芯片和模块的时钟频率选择是否与手册的输入范围一致（如：19MHz~80MHz）
3
多个芯片和模块的时钟电路是否有同步的要求。
4
晶振的精度和相位噪声是否达到要求。
5
无源晶振的负载电容是否正确。
6
有源晶振的电源脚是否进行了高频滤波处理。（磁珠，穿心电容，大小电容）
7
有源晶振的输出驱动能力是否足够。
8
如有时钟buffer芯片，是否对时钟芯片的电源进行了高效滤波。
9
时钟的输出是否有阻抗匹配的要求。
10
所选用的晶振是否是标准封装，具有通用性和兼容性
11
时钟芯片的电源和地参考器件手册处理。对锁相环电源采用磁珠滤波的，磁珠后应该采用多级陶瓷去耦电容以保证电源低阻抗。
复位网络检查表
编号
条目内容
是/否
备注
1
绘制整个电路板的复位网络
2
芯片和模块的复位电平是否准确。
3
芯片和模块是否存在复位时序要求。
4
是否需要手动复位。
连接器检查表
编号
条目内容
是/否
备注
1
连接器是否有防插反的功能
2
连接器的引线额定电流是否大于线上过的电流，并且留有余量
3
连接器的通信速率是否达到要求
4
连接器是否满足阻抗匹配的要求（50Ω，75Ω，100Ω，120Ω）
5
连接器的接地是否良好。如果有多个地，多个地之间是否做了区分
6
镀金连接器如要焊锡，是否做了搪锡处理
7
高速信号连接器定义信号时，注意TX，RX在连接器上的分布，避免TX/RX混在一起，引起串扰。
EMC/EMI检查表
编号
条目内容
是/否
备注
1
电源输入端需要增加大的EMI滤波器
2
EMI滤波器的额定电流是否符合要求
3
EMI滤波器的耐压值是否符合要求
4
电路板的地回路是否与整机地回路连接
5
射频接收器件是否添加屏蔽罩
6
屏蔽罩是否已做隔腔处理，每个隔腔是否密封性良好
接地问题检查表
编号
条目内容
是/否
备注
1
AGND/DGND/GND名称是否正确区分
2
是否需要割开模拟地和数字地
FPGA检查表
编号
条目内容
是/否
备注
1
FPGA型号是否正确。后缀不同，可能存在不兼容的问题。如L,S。L后缀的电源供电0.9V。S后缀的电源供电1.2V。
2
逻辑资源是否够用，IO引脚是否够用。
3
HP引脚与HR引脚特性不一样，不能通用。HP有DCI功能
4
输入输出的逻辑电平是否正确。
5
不同BANK的供电电源是否正确。
6
内核电源电压是否正确。
文档评论（0）