原创力文档- 1、本文档共1页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
EDA技术及应用实验报告
——有时钟使能的两位十进制计数器设计
班级：XXX
姓名：XXX
学号：XXX
一、实验目的：
1、学习MAX+PLUSⅡ软件的使用，包括软件安装及根本的使用流程。
2、掌握用原理图输入法设计简单组合电路的方法和详细设计流程。
3、掌握原理图的层次化设计方法。
二、实验原理：
频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。为此这里拟用一个双十进制计数74390和其它一些辅助元件来完成。电路原理图应该如下图。图中，74390连接成两个独立的十进制计数器，待测频率信号clk通过一个与门进入74390的计数器1的时钟输入端1CLKA，与门的另一端由计数使能信号enb控制：当enb=1时允许计数；enb=0时禁止计数。计数器1的4位输出q[3]、q[2]、q[1]和q[0]并成总线表达方式即q[3..0]，由图3-24左下角的OUTPUT输出端口向外输出计数值，同时由一个4输入与门和两个反相器构成进位信号进入第2个计数器的时钟输入端2CLKA。
第2个计数器的4位计数输出是q[7]、q[6]、q[5]和q[4]，总线输出信号是q[7..4]。这两个计数器的总的进位信号，即可用于扩展输出的进位信号由一个6输入与门和两个反相器产生，由cout输出。clr是计数器的清零信号。
三、实验内容和步骤：
1、翻开原理图编辑器，有时钟使能的两位十进制计数器的设计。
编译
3、波形仿真，由上图仿真得到电路的仿真波形。由波形图可见，电路的功能完全符合原设计要求：当clk输入时钟信号时，clr信号具有清0功能，当enb为高电平时允许计数，低电平时禁止计数；当低4位计数器计到9的向高4位计数器进位，另外由于图中没有显示高4位计数器计到9，故看不到count的进位信号。
4、引脚锁定并下载。
实验总结
通过本实验，学习了有时钟使能的两位十进制计数器原理图输入的设计，进一步熟练掌握了原理图输入设计的方法。
文档评论（0）