- 1、本文档共10页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
实验四?集成计数器及其应用
实验性质:设计性
一、实验目的
⑴熟悉集成计数器的逻辑功能及各控制端的作用。
⑵掌握用集成计数器构成任意进制计数器的方法。
二、实验原理
计数器是数字系统中必不可少的组成部分,它不仅用来计输入脉冲的个数,还大量用于分频、程序控制及逻辑控制等。计数器种类繁多,其分类方式大致有以下三种:
第一种:按计数器的进制分。通常分为二进制、十进制和N进制计数器。
第二种:按计数脉冲输入方式不同,可分为同步计数器和异步计数器两大类。同步计数器是指内部的各个触发器在同一时钟脉冲作用下同时翻转,并产生进位信号。其计数速度快、工作频率高、译码时不会产生尖峰信号。而异步计数器中的计数脉冲是逐级传送的,高位触发器的翻转必须等低一位触发器翻转后才发生。其计数速度慢,在译码时输出端会出现不应有的尖峰信号,但其内部结构简单,连线少,成本低,因此,在一般低速场合中应用。
第三种:按计数加减分类。则有递减、递加计数器和可逆计数器。其中可逆计数器又有加减控制式和双时钟输入式两种。
针对以上计数器的特点,我们在设计电路时,可根据任务要求选用合适器件。一些常用的计数器如表4-4-1所示。
表4-4-1
序号
名称
型号
说明
1
十进制同步计数器
74LS160
同步预置、异步清零
2
四位二进制同步计数器
74LS161
同步预置、异步清零
3
十进制同步计数器
74LS162
同步预置、同步清零
4
四位二进制同步计数器
74LS163
同步预置、同步清零
5
十进制同步加/减计数器
74LS190
异步置数、无清零端、单时钟输入
74LS192
异步置数、异步清零、双时钟输入
6
四位二进制同步加/减计数器
74LS191
异步置数、无清零端、单时钟输入
74LS193
异步置数、异步清零、双时钟输入
7
异步二—五—十进制计数器
74LS290
异步清零、异步置9
?
?
?
?
下面我们以74LS160、74LS161、74LS190、74LS193、74LS290为例,介绍计数器的一般使用方法,对于表中的其它器件更详细功能介绍请参阅有关手册。
1.四位二进制同步计数器74LS161
其功能见表4-4-2所示,计数范围0~15。
表4-4-2
输入
输出
功能
CTPCTTCPD0D1D2D3
Q0Q1Q2Q3
0xxxxxxxx
10xx↑d0d1d2d3
1000
d0d1d2d3
异步清零
同步预置
1111↑xxxx
加计数
?
110xxxxxx
保持
禁止计数
11x0xxxxx
保持
禁止计数
?
?
?
CP:时钟输入端,上升沿有效;Q0~Q3:计数器输出端;CO:进位输出端;D0~D3:并行数据输入端;CTT,CTP:计数控制端;
:同步并行置入控制端,低电平有效;
:异步清除输入端,低电平有效。
该器件具有异步清零、同步预置数功能。当
=0时,计数器清零,Q3Q2Q1Q0=0000,与CP无关;当
=1、
=0时,在CP脉冲上升沿的作用下,D3~D0输入的数据d3d2d1d0被置入计数器,即Q3Q2Q1Q0=d3d2d1d0.进位输出CO=Q3Q2Q1Q0。
当CTT=CTP=
=
=1时,在CP脉冲上升沿作用下进行加计数。而在CTT和CTP中有低电平时,计数器保持原状态不变。因此,利用CTT、CTP和CO可级联成多级计数器。当计到最大数15时(Q3Q2Q1Q0=1111),CO=1,而小于15时,CO=0,所以CO可作后级计数器CTT、CTP端的控制信号,从而实现多级计数器间的级联。
下面介绍几个用74LS161构成N进制计数器的方法。
⑴利用异步清零功能构成N进制计数器
利用异步清零功能构成N进制计数器时,当计到N个CP脉冲时,将Q0~Q3中的高电平通过与非门将输出的低电平加到异步清零端
上,使计数器回到初始的O状态,从而实现了N进制。这时并行数据输入端D0~D3可接任意数据。用74LS161构成的十一进制计数器,其电路如图4-4-1所示。
图4-4-1?反馈清零法
⑵利用同步预置功能构成N进制计数器
利用同步预置功能构成N进制计数器时,并行数据输入端D0~D3应接计数起始数据。通常从0开始计数,这时D0~D3应接低电平。当计到(N-1)个CP脉冲时,将Q0~Q3中的高电平通过与非门将输出的低电平加到同步置入控制端
上,这样当输入第N个CP脉冲时,计数器将被置数到0,回到初始的计数状态,从而实现了N进制计数。用74LS161构成的十一进制计数器,其电路如图4-4-2所示。
图4-4-2?置数归零法
还可以用预置补数法构成N进制计数器。电路连接方式见图4-4-3所示(两电路功能
文档评论(0)