数电计数器报告.docVIP

PAGE2

综合性、设计性实验报告

电子技术实验（数字电子部分）

报告分数：操作分数：

学期：

2022-2023（二）

班级：

姓名：

日期：

目录

TOC\o1-3\h\z\u1.实验目的 3

2.设计题目与预习要求 3

3.实验内容 3

4.实验原理 3

4.1个位模块 3

4.1.1原理 3

4.1.2状态转换图 4

4.1.3实现步骤 4

4.1.4仿真图 4

4.2十位模块 5

4.2.1原理 5

4.2.2状态转换图 5

4.2.3实现步骤 5

4.2.4仿真图 6

4.3整体模块 6

4.3.1原理说明 6

4.3.2原理框图 7

4.3.3仿真图 7

5.仿真调试过程 7

5.1问题 7

5.2解决方案 8

6.实验设备与器件 8

6.1实验设备与器件 8

6.2器件引脚及功能表 8

1.实验目的

1）学习仿真软件Multisim的使用方法；

2）学习、掌握时序电路的设计方法；

3）掌握常用电子元器件的使用方法；

2.设计题目与预习要求

设计题目与设计要求：

题目：设计60进制计数器

要求：（1）集成计数器为74LS161，时钟脉冲使用555芯片产生；

（2）有暂停、置数功能；

（3）输出结果使用7段数码显示管显示。

预习要求：

1）阅读《数字电子技术基础》相关内容，了解集成计数器的原理及功能；

2）熟悉集成计数器74LS161、74HC4511、74LS48及数码管的各引脚功能；

3.实验内容

1）在Multisim集成环境中设计60进制计数器，并完成其仿真；

2）在模块化电子技术综合实验箱上完成电路搭接与调试；

4.实验原理

4.1个位模块

4.1.1原理

个位需要实现十进制计数功能并在1001到0000这个转换的瞬间产生一个进位信号给十位模块。利用集成计数器74LS161反馈清零法，将最终状态通过与非的方式给清零端低电平信号，使个位清零，并在最终状态给十位一个进位信号。

4.1.2状态转换图

根据总体思路画出状态转换图如下

图1个位模块状态转换图

4.1.3实现步骤

首先使用一片74LS161D芯片，使能端ENP、ENT接5V的Vcc，使芯片正常工作。然后CLK端接由555芯片产生的时钟脉冲，置数端ABCD接四个开关，开关的另一侧接5V的Vcc。最后根据状态转换图，将QB和QD端使用一个与非门进行与非将输出接清零端CLR，置数端LOAD接5V的Vcc，实现十进制计数并将进位信号输入到十位模块。

4.1.4仿真图

在Multisim进行仿真，具体仿真图如下：

图2个位模块Multisim仿真图

4.2十位模块

4.2.1原理

十位需要实现六进制计数功能，利用集成计数器74LS161反馈清零法，将最终状态通过与非的方式给清零端低电平信号，使十位清零。

4.2.2状态转换图

画出状态转换图如下：

图3十位模块状态转换图

4.2.3实现步骤

首先使用一片74LS161D芯片，使能端ENP、ENT接5V的Vcc，使芯片正常工作。然后CLK端接低位进位信号线，置数端ABCD接四个开关，开关的另一侧接5V的Vcc。最后根据状态转换图，将QB和QC端使用一个与非门进行与非将输出接清零端CLR，置数端LOAD接5V的Vcc，实现六进制计数功能

4.2.4仿真图

图4十位模块Multisim仿真图

4.3整体模块

4.3.1原理说明

计数功能的实现：计数信号需要的时钟脉冲由555定时器搭建的计数器模块产生。本实验要求实现60进制计数，则计数器有60个状态，一片74LS161有16个状态，所以需要两个74LS161芯片进行级联，分别构成十位六进制计数器模块、个位十进制计数器模块。然后将时钟脉冲接入低位的74LS161芯片CLK端，每次从0到9的时候，会向十位产生进位，进位方式通过一个与非门后接入高位74LS161芯片的CLK端实现。高位和低位74LS161芯片的输出端接7段共阳极数码管来显示计数的值。

暂停功能的实现：在555定时器输出端口加入一个单刀单掷开关，另一端接到低位的CLK端，只有当开关闭合时才能计数，开关断开时停止计数。

置数功能的实现：通过一个开关实现，右端接到两个74LS161的LOAD端，左边的两端分别接VCC和接地。如果想要置数，将置数通过四位开关设置好，然后按动开关，则会掷到接地端，然后在接回VCC端，这样就能实现从预置数进行计数。原理框图如图5所示，图6为整体模块电路设计图。

4.3.2原理框