- 1、本文档共13页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
第五章存储系统及半导体存储器
半导体存储器的分类与简介
CPU与存储器的连接微机中存储系统的结构
第一节:存储器简介一、存储器的分类
1.按存储介质分类
用半导体器件做成的存储器称为半导体存储器,按制造工艺可把半导体存储器分为双极型、CMOS型、HMOS型等类别。
用磁性材料做成的存储器称为磁表面存储器,如磁盘存储器和磁带存储器等。
用光学材料做成的存储器称为光表面存储器,如光盘存储器。第一节:存储器简介
一、存储器的分类
1.按存储介质分类
用半导体器件做成的存储器称为半导体存储器,按制造工艺可把半导体存储器分为双极型、CMOS型、HMOS型等类别。
用磁性材料做成的存储器称为磁表面存储器,如磁盘存储器和磁带存储器等。
用光学材料做成的存储器称为光表面存储器,如光盘存储器。
按在微机系统中的作用分类
主存储器:用来存放当前正在运行的程序和数据,位于主机内部。CPU通过指令可以直接访问主存储器。现代微机大多采用半导体存储器。
辅助存储器:用来存储CPU当前操作暂时用不到的程序或数据,位于主机外部,CPU不能直接用指令对外存储器进行读写操作。辅助存储器主要有磁带、磁盘和光盘等。
高速缓冲存储器Cache:是计算机系统中的一个高速小容量的存储器,位于CPU和内存之间。高速缓存主要由高速静态RAM组成。
按制造工艺分类
为了和CPU配合需要,要有一个兼有大容量、高速度和低成本的存储系统,应在系统结构设计上综合利用各种存储工艺的特长,产生了多层存储结构概念。如左图。从图中看出:由上而下分三个层次:高速缓冲、主内存、辅助存储器。容量逐级增大,速度逐级降低,成本越小。整体结构可看成层次:主存-辅助存储层次、高速缓冲器(Cache)-主存层次。1、主存-辅助存储层次特点:其速度接近于主存速度,容量接近于辅存容量。使用时可把主、辅看成统一整体,可用比主存实际容量大得多得逻辑地址编写程序。2、Cache-主存层次页共1特3点页:Cache-主存层次以弥和CPU与主存得速度差距。Cache速度能满足CPU要求,容量靠主存满足,因此,该层次解决了速度与成本得矛盾。半导体存储器可根据制造工艺的不同,分为双极型(如TTL)、MOS型等类存储器。双极型存储器集成度低,功耗大,价格高但速度快;MOS型存储器集成度高,功耗低,速度较慢但价格低。
为了和CPU配合需要,要有一个兼有大容量、高速度和低成本的存储系统,应在系统结构设计上综合利用各种存储工艺的特长,产生了多层存储结构概念。如左图。
从图中看出:由上而下分三个层次:高速缓冲、主内存、辅助存储器。容量逐级增大,速度逐级降低,成本越小。整体结构可看成层次:主存-辅助存储层次、高速缓冲器(Cache)
-主存层次。
1、主存-辅助存储层次
特点:其速度接近于主存速度,容量接近于辅存容量。使用时可把主、辅看成统一整体,可用比主存实际容量大得多得逻辑地址编写程序。
2、Cache-主存层次
页共1特3点页:Cache-主存层次以弥和CPU与主存得速度差距。Cache速度能满足CPU要求,容量靠主存满足,因此,该层次解决了速度与成本得矛盾。
CPU高速缓存
CPU
高速缓存
主存储器
I/O控制电路
辅存
磁盘
光盘
磁带
存储系统的多级层次结构 第1
第
第PAGE10页共13页
三、存储器主要性能指标
存储器的主要性能指标反映了计算机对它们的要求,计算机一般对存储系统提出如下性能指标要求:
存储容量
是指存储器可以存储的二进制信息总量。目前使用的存储容量达MB(兆字节)、GB(千兆字节)、TB(兆兆字节)或更大的存储空间。存储容量通常以字节(Byte)为单位来表示,各层次之间的换算关系为:
1KB=210B=1024B;1MB=220B=1024KB;
1GB=230B=1024MB;1TB=240B=1024GB
2. 存取速度
存储器的存取速度可以用存取时间和存取周期来衡量。
(1)存取时间:是指完成一次存储器读/写操作所需要的时间,故又称读写时间。具体是指从存储器接收到寻址地址开始,到取出或存入数据为止所需要的时间。
(2)存取周期:是连续进行读/写操作的所需的最小时间间隔。当CPU采用同步时
静态RAM(SRAM)半导体存储
静态RAM(SRAM)
半
导体存储
器
随机读写
存储器
RAM
动态RAM(DRAM)
掩膜ROM
可编程ROM(PROM)
只读
存储器
ROM
可擦除ROM(EPPROM)
SRAM
电D擦R除AROMM(E2PROM)
存储信息
触发器
电容
破坏性读出
非
是
需要刷新
不要
需要
送行列地址
同时送
分两次送
运行速度
快
慢
集成度
低
高
您可能关注的文档
最近下载
- 人力资源管理中的伦理.pdf VIP
- 全国人类免疫缺陷病毒检测技术规范(2023年修订版).docx VIP
- 制药工程设计竞赛设计说明书(纸稿打印版).pdf
- 我的理想主题班会PPT课件.pptx VIP
- ISO56002-2019创新管理-创新管理体系指南中文标准.doc
- 2023年秋季国家开放大学-01880_组织行为学期末考试题带答案.docx
- 北京市海淀区2022-2023学年三年级下学期语文期末考试试卷.doc VIP
- 2024年四川省达州市中考英语试题卷(含答案解析).docx
- 脚手架搭设过程课件.ppt VIP
- 《小学高年级数学教学中培养学生几何直观能力的研究》课题结题报告.doc
文档评论(0)