输入电路及其方法.pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN101093992A

(43)申请公布日2007.12.26

(21)申请号CN200710112534.3

(22)申请日2007.06.20

(71)申请人联发科技股份有限公司

地址台湾省新竹科学工业园区

(72)发明人陈碧芬

(74)专利代理机构北京三友知识产权代理有限公司

代理人任默闻

(51)Int.CI

H03K19/0175

权利要求说明书说明书幅图

(54)发明名称

输入电路及其方法

(57)摘要

一种输入电路及其方法，该输入电

路包括位准决定单元以及输出单元。位准

决定单元由输入电路的输入端接收输入信

号，在由第一使能信号控制的第一期间，

决定输入信号的电压位准。输出单元耦接

输入端。在第一期间，输出单元由位准决

定单元的输出端，输出具有已决定的逻辑

位准的输入信号，以作为输出信号。在接

续于第一期间的第二期间，输出单元根据

第二使能信号的控制拴锁输入信号的已决

定的逻辑位准，且由输出端输出具有已决

定的逻辑位准的输入信号，以作为输出信

号。本发明的输入电路，可判断输入脚位

的浮接状态，且当输入脚位处于低或高逻

辑状态时，可减少漏电流的产生。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种输入电路，该输入电路包括：

一位准决定单元，其由所述输入电路的一输入端接收一输入信号，用以在一第一期

间决定所述输入信号的逻辑位准，所述第一期间受一第一使能信号控制；以及

一输出单元，其耦接所述输入端；

其中，在所述第一期间，所述输出单元由所述输入电路的一输出端，输出具有已决

定的逻辑位准的所述输入信号，以作为一输出信号：以及

其中，在接续于所述第一期间的一第二期间，所述输出单元根据一第二使能信号以

拴锁所述输入信号的已决定的逻辑位准，且由所述输出端输出具有已决定的逻辑位

准的所述输入信号，以作为所述输出信号。

2.如权利要求1所述的输入电路，其中，所述位准决定单元接收一参考电压，且当

所述输入端处于一浮接状态时，决定所述输入信号的逻辑位准为所述参考电压的逻

辑位准。

3.如权利要求2所述的输入电路，其中，当所述输入端处于一低逻辑状态，所述位

准决定单元决定所述输入信号的逻辑位准为一逻辑低位准。

4.如权利要求2所述的输入电路，其中，所述的输入电路还包括一位准维持单元，

其当所述输入端处于所述浮接状态时，用以根据所述第二使能信号及所述输出信号，

来维持所述输入信号的已决定的逻辑位准的电压值。

5.如权利要求1所述的输入电路，其中，所述位准决定单元包括：

一第一开关，其受控于所述第一使能信号，所述第一开关的第一端耦接一参考电压；

以及

一第一电阻器，所述第一电阻器的一第一端耦接所述第一开关的一第二端，且所述

第一电阻器的一第二端耦接所述输入端。

6.如权利要求1所述的输入电路，其中，所述输出单元包括：

一第一反向器；

一第二反向器，其于所述输入端与所述输出端之间，与所述第一反向器以串联方式

耦接于一第一节点；

一第三反向器；

一第二开关，其受控于所述第二使能信号，且与所述第三反向器以串联方式耦接于

所述第一节点与所述输出端之间。

7.如权利要求1所述的输入电路，其中，所述第一使能信号与所述第二使能信号具

有相反的逻辑位准。

8.如权利要求1所述的输入电路，其中，所述的输入电路还包括一第三开关、一第

四开关、以及一第二电阻器以串联方式耦接于一参考电压与所述输入端之间，所述

参考电压亦耦接于所述位准决定单元。

9.如权利要求8所述的输入电路，其中，所述第三开关受控于所述输出信号，且所

述第四开关受控于所述第二使能信号。

10.如权利要求1所述的输入电路，其中，所述的输入电路还包括一时序产生单元，

其用以产生所述第一及第二使能信号，其中，所述第一使能信号与所述第二使能