计算机硬件课程设计——复杂模型机设计.docx

硬 件 课 程 设 计

——复杂模型机设计

一．实验目的：

经过一系列硬件课程的学习及相关实验后，做一个综合的系统性的设计，这在硬件方面是一个提高，进一步培养实践能力。

二．实验内容：

搭建一台8位模型机，指令系统要求有10条以上，其中包括运算类指令、传送类指令、控制转移类指令、输入输出指令、停机指令等。

三．实验思路：

1、确定设计目标：确定所设计计算机的功能和用途。

2、确定指令系统：确定数据的表示格式、位数、指令的编码、类型、需要设计哪些指令及使用的寻址方式。

3、确定总体结构与数据通路：总体结构设计包含确定各部件设置以及它们之间的数据通路结构，列出各种信息传送路径以及实现这些传送所需要的微命令。

4、设计指令执行流程：数据通路确定后，就可以设计指令系统中每条指令的执行流程。根据指令的复杂程度。每条指令所需要的机器周期数。对于微程序控制的计算机，根据总线结构，需要考虑哪些微操作可以安排在同一个微指令中。

5、确定微程序地址：根据后续微地址的形成方法，确定每条微程序地址及分支转移地址。

6、根据微指令格式，将微程序流程中的所有微操作进行二进制代码化，写入到控制存储器中的相应单元中。

7、组装、调试：在总装调试前，先按功能模块进行组装和分调，因为只有功能模块工作正常后，才能保证整机的运行正确。

四．实验原理：

指令系统及指令格式：

指令系统包括：算术逻辑运算指令、访存指令、控制转移指令、I/O指令、停机指令。一般指令格式：

OP-CODERS

OP-CODE

RS

RD

DATA/ADDR

00

M

OPCODE

RD

DATA/ADDR

指令系统如: ADD RS,RD MOV DATA,RDMOV RS,[ADDR] JZ ADDR

IN RD HALT

其中RS、RD为R0、R1、R2中之一，DATA为立即数，ADDR为内存地址。

微指令格式：

WE

A9

A8

0

0

0

INPUT

0

0

1

RAM读

1

0

1

RAM写

1

1

0

LED,写接口

0

1

1

无

0

1

0

写接口

299移位控制表

299-b

s1

s0

m

功能

0

0

0

任意

保持

0

1

0

0

循环右移

0

1

0

1

带进位循环右移

0

0

1

0

循环左移

0

0

1

1

带进位循环左移

任意

1

1

任意

装数

微程序地址入口的形成：

P（1）是用来译码指令寄存器的I7、I6、I5、I4,用于一般指令,微程序入口址为OP+10HP（2）是用来译码指令寄存器的I3、I2,用于不同寻址方式指令，入口地址转OP+20HP（3）是用来译码判断标志位C、Z,用于条件转移指令,条件成立转OP+30H,条件不成立转OP+20H

P（4）是用来译码控制台操作的SWB、SWA,用于手动操作。

模型机数据通路：

微程序装载格式：

机器指令格式：$PXXXX

微指令格式： $MXXXXXXXX

把它们保存为*.TXT文件

模型机组装电路图：图中带”。”的是需要连接的线路

五．实验步骤：

按照给定模型机组装电路图连接电路;

连通实验箱与PC机，打开CMP软件，测试实验箱是否正常;

设计微指令，画出其微操作流程图，并翻译成相应的微指令格式;(4)设计包含这些微指令的机器指令程序，并翻译成相应机器指令格式;(5)把设计好微指令和机器指令保存为TXT文件，然后装载入CMP;(6)打开复杂模型机，然后用单步机器指令运行程序并调试;

(7)检查LED数码管输出结果是否正确，最后撰写实验报告。

六．实验设计：

5.1设计机器指令

在实验设计中，我们定义了11条指令，分别为他们编码，如下表所示：

机器指令

操作码

机器指令

操作码

IN

0000

JMP

0110

ADD

0001

XOR

0111

OUT

0010

NOT

1000

SUB

0011

STA

1001

MOV

0100

JC

1010

RCL

5.2设计微操作流程图

0101

运行微程序

01

PC→ARPC+1

02

RAM→BUSBUS→IR

10

RAM→BUS RAM→BUS

BUS→DR1 BUS→DR2

R2→BUSBUS→RAM

21

INADDRCL

IN

ADD

RCL

MOV

SUB

P(1)

XOR

NOT

STA

OUT

JMP

10

11

15

14

13

17

18

19

12

16

SW→R0

PC→AR

R0→299

PC→AR

R1→DR1

R1→DR1

R2→DR2

PC→AR

PC→AR

PC→AR

PC+1

23

PC+1

09

0B

0D

PC+1

PC+1

PC+1

01

03

RAM→BUS

带进位左环移

08

RAM→BUS

R2→DR2