SoC设计与EDA工具第3章-SoC设计与EDA工具(1).pptxVIP

SoC设计方法与实现

SoC设计与EDA工具(1)第三章SoC设计方法与实现电子系统级设计与工具

电子系统级设计与工具验证的分类与工具逻辑综合与工具内容大纲可测性设计与工具版图设计与工具

SoC的设计趋势正朝着更复杂、速度更快、容量更大、体积更小、功耗更低的方向发展。电子系统级设计与工具电子系统级设计（ESL设计）使设计者从更高层次进行电路设计。ESL工具通过快速搭建虚拟原型机，能协助工程师进行系统级设计、结构定义、算法开发、软硬件分割和协同设计等。目前的ESL工具通常采用工业标准语言进行建模，如C/C++、SystemC、SystemVerilog等，常用的软硬件协同设计验证工具有Mentor公司的Seamless和CarbonDesignSystems公司的SoCDesigner。

快速搭建虚拟原型机

ElectronicSystemLevel（ESL）设计指系统级的设计方法，是从算法建模演变而来，已经演变为嵌入式系统软硬件设计、验证、调试的一种补充方法学。电子系统级（ESL）设计ESL设计以抽象方式来描述SoC硬件系统，给软硬件工程师提供一个虚拟的硬件原型平台，用以进行硬件系统结构的探测和软件程序的开发。目前大多数的ESL工具包含以下功能：系统级设计、软硬件协同设计、体系架构定义、功能建模、协同验证。

例子：SoCLibESL工具法国TIMALab国家实验室开发可完成对于多核片上系统(MPSoC)的高层次建模及软硬件协同设计。提供了丰富的SystemCIP模块库，可迅速构建嵌入式MPSoC系统原型。

基于SoCLib的实验采用SoCLibESL设计工具，以MJPEG视频解码算法为应用范例，掌握SoC的系统架构设计与软件设计方法。实验一在SoCLib平台上，构建基于MIPS单核SoC。实验二在SoCLib平台上，构建多核SoC。实验三嵌入式操作系统的移植及设备驱动设计。实验内容实验四面向MJPEG解码的MPSoC系统架构的优化。

MJPEG在SoCLib平台上的运行

SoC设计方法与实现

SoC设计与EDA工具(2)第三章SoC设计方法与实现验证的分类、综合及相关工具

概念这里是指在IC设计过程中，验证设计的正确性。是对设计负责。验证（Verification）这里是指在芯片制造完成后，测试每一片芯片是否符合设计要求。是对芯片的质量负责。测试（Test）

验证的分类动态验证动态验证，也叫仿真，是指将外部激励信号施加于电路的模型上，通过观察该模型在外部的激励信号作用下的实时响应来判断该电路系统是否实现了预期的功能。静态验证静态验证是指采用分析电路的某些特性是否满足设计要求的方法，来验证电路的正确与否。

优劣比较静态验证是针对电路所有的工作环境，检查电路是否满足正常的性能指标。此类验证不需要激励（省事）。但只限于数字电路，而且准确性低于动态仿真，偶尔还会提供错误信息。常用的方法：相等性检查、静态时序分析。动态验证（仿真）需要激励，准确性高。但覆盖率低，耗时。常用的方法：仿真，检查波形。

示例相等性检查（EquivalenceCheck）用于比较两个电路逻辑功能的一致性。常用工具，如Synopsys公司的Formality

SynthesisScanPRRTLBSDPhy.V.ECOEquivalenceCheckingECO步骤之后需要进行逻辑等效性检查

静态时序分析（StaticTimingAnalysis）静态时序分析工具通过计算路径上延迟的总和，并比较相对于预定义时钟的延迟，来检查是否满足时序要求。它仅关注时序间的相对关系而不是评估逻辑功能。不需要测试激励，检查所有路径的时序。常用工具，如Synopsys公司的Primetime。

逻辑综合逻辑综合是在标准单元库和特定的设计约束的基础上，把设计的高层次描述转换成优化的门级网表的过程。常用工具，如Synopsys公司的DesignCompiler。

电路描述通常是采用硬件描述语言，如Verilog和VHDL，编写的RTL代码。工艺库工艺库（标准单元库）可以包含基本门电路单元，如与门、或门等，也可以包含宏单元，如加法器、触发器等，由芯片制造工厂提供。设计约束综合工具按照什么样的原则来综合电路，该电路所要达到的指标是什么。主要包括时序、面积、功耗、可测性等。

逻辑综合的流程工艺无关工艺相关

逻辑综合的举例RTL描述：modulemagnitude_comparator(A,B,clk,rst_b,A_gt_B,A_lt_B,A_eq_B);input[3:0]