建筑工程造价的计价原理与方法20.pptVIP

2、总线周期在有些情况下，外设或存储器速度较慢，不能及时地配合CPU传送数据。这时，外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一个“数据未准备好”信号，于是CPU会在T3之后插入1个或多个附加的时钟周期等待状态Tw。只有在CPU和内存或I/O接口之间传输数据，以及填充指令队列时，CPU才执行总线周期。可见，如果在一个总线周期之后，不立即执行下一个总线周期，那么，系统总线就处在空闲状态，此时，执行空闲周期TI。三者关系：指令周期总线周期……总线周期时钟周期时钟周期时钟周期时钟周期…………2.4.2最小模式下的总线周期时序最小模式下的读周期时序读周期是指CPU从存储器或I/O端口读取数据的总线周期。2.4.2最小模式下的总线周期时序最小模式下的写周期时序写周期是指CPU中的数据送到存储器或I/O端口的总线周期。2.4.2最小模式下的总线周期时序中断响应周期时序中断是指CPU中止当前程序的执行，而去执行一个中断服务程序的过程。8086可以处理256种不同的中断，分为硬件中断和软件中断。硬件中断是由外部设备引发的，分为非屏蔽中断和可屏蔽中断两类。非屏蔽中断是通过CPU的NMI引脚引入的，其请求信号为一上升沿触发信号，并要求维持两个时钟周期的高电平。当有非屏蔽中断请求时，不管CPU正在做什么事情，都会响应，级别很高。2.4.2最小模式下的总线周期时序中断响应周期时序一般外部设备的中断是通过INTR引脚向CPU发出中断请求的，这个可屏蔽中断请求信号的有效电平（高电平），必须维持到CPU响应中断为止。若标志IF＝1，表示CPU允许中断，此时CPU在执行完当前指令后响应中断，其中断响应周期时序如下图所示。2.4.2最小模式下的总线周期时序8086的复位时序（对两种模式都一样）RESET引脚是用来启动或重新启动系统的。外部来的复位信号RST经8284同步为内部RESET信号，如下图所示。2.4.2最小模式下的总线周期时序总线保持请求与响应周期时序当系统中CPU之外的总线主设备需要占用总线时，就向CPU发出一个有效的总线保持请求信号HOLD，这个HOLD信号可能与时钟信号不同步。CPU在每个时钟周期的上升沿进行检测，当检测到该信号时，在当前总线周期的T4后或下一个总线周期的T1后，CPU发出一个有效的保持响应信号HLDA，并让出总线，此时，进入了DMA传送过程。当DMA传送结束后，发出总线保持请求的设备将HOLD恢复为低电平，CPU才收回总线控制权。这个过程称为总线保持请求与响应周期，如下图所示。3、BIU和EU的工作过程当EU准备执行一条指令时，它会从指令队列前部取出指令执行。在执行指令的过程中，如果需要访问存储器或者I/O设备，那么EU会向BIU发出访问总线的请求，以完成访问存储器或者I/O接口的操作。如果此时BIU正好处于空闲状态，那么，会立即响应EU的总线请求；但如果BIU正在将某个指令字节取到指令队列中，那么，BIU将首先完成这个取指令操作，然后再去响应EU发出的访问总线的请求。3、BIU和EU的工作过程当指令队列已满，而且EU又没有总线访问时，BIU便进入空闲状态。在执行转移指令、调用指令和返回指令时，下面要执行的指令就不是在程序中紧接着的那条指令了，而BIU往指令队列装入指令时，总是按顺序进行的。在这种情况下，指令队列中已经装入的指令就没有用了，会被自动消除。随后，BIU会往指令队列中装入另一个程序段中的指令。2.2.28086的工作模式把8086CPU与存储器、外设构成一个计算机系统时，根据所连的存储器和外设的规模，8086CPU具有两种不同的工作模式来适应不同的应用场合：最小模式最大模式8086的工作模式由硬件设计决定：引脚连电源（＋5V），则8086处在最小模式；引脚接地，则8086处在最大模式。MN/MXMN/MX2.2.28086的工作模式最小模式最小模式也称为单处理器模式，是指系统中只有一片8086微处理器，所连的存储器容量不大、片子不多，所要连的I/O端口也不多，系统的控制总线就直接由CPU的控制线供给，从而使得系统中的总线控制电路被减到最少。最小模式适用于较小规模的系统。2.2.28086的工作模式最大模式最大模式是相对于最小模式而言的，适用于中、大型规模的系统。在最大模式的系统中有多个微处理器，其中一个是主处理器8086，其他的处理器称为协处理器，承担某方面专门的工作。和8086配合的协处理器有数值运算协处理器8087，和输入/输出协处理器8089。8086通过一个总线控制器8288来形成各种