两位全加器版图设计与模拟.docx

该文档介绍了一项关于两全加器的设计与模拟的研究研究主要针对组成逻辑门电路的两全加器进行设计与分析在实验中使用Cadence软件的Virtuoso模块进行设计,并采用smic13mmrf1233工艺库进行直流和交流仿真,最终实现了两个全加器的逻辑功能在遵循版图设计规则的同时,还进行了非门与非门或非门异或门等单元电路的布局优化在版图设计规则检查电路原图一致性等环节都得到了验证,确保了版图的正确性

PAGEI

PAGEI

两位全加器版图设计与模拟

摘要

版图是集成电路实现从设计到制造过渡的工具,它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据,集成电路制造厂家根据这些数据来制造掩膜,而版图设计的质量好坏直接会影响到集成电路的功耗、性能和面积。在集成电路中,全加器作为加法运算的执行单元也从根本上影响着电路的性能和功耗。对两位全加器进行版图设计能更好的理解和掌握加法器,并为其他电路版图设计打下基础。

本次研究从组成两位全加器的逻辑门电路入手,进行了全面的设计和分析。在实际操作中使用Cadence软件的Virtuoso模块进行设计,采用smic13mmrf_

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档