微机原理与系统设计楼老师章.pptx

《微机原理与系统设计》课程教学授课人：楼顺天

第六章存储器设计

本教案内容扩展存储器设计一、存储器设计要点二、存储器地址译码三、存储器地址译码电路存储器补充

6.5扩展存储器设计一、存储器设计要点1.片内地址和片外地址（芯片选择）2.存储器类型：ROM，RAM3.存储空间分配4.应用对象：最大系统，最小系统，IBMPC

6.5扩展存储器设计8088系统中存储器的组成

6.5扩展存储器设计8086系统中存储器的组成

设计任务例如：利用2片62256（32k*8）设计64kB存储器。

8088/86存储器设计

8088存储器设计芯片：62256，32k*8地址线：15根A0～A14数据线：8根I/O1~8控制线：CS，OE，WE

6.5扩展存储器设计存储器地址译码方法通常有三种：二、存储器地址译码⑴全地址译码方式；⑵部分地址译码方式；⑶线选译码方式。

6.5扩展存储器设计⑴全地址译码方式优点：每个存储单元只对应内存空间的一个地址，即地址无重叠。缺点：译码电路复杂。除直接与存储器芯片相连的地址线外，其余高位地址线都参加片外地址译码，其译码输出作为存储器芯片的片选信号。

6.5扩展存储器设计例6．1在8088CPU工作在最大方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel6264。若分配给该SRAM的起始地址为62000H，片选信号（CS1）为低电平有效。请用全地址译码方法设计该SRAM存储器的片选信号形成电路。

6.5扩展存储器设计解：Intel6264的容量为8k×8b(8kB)，因此只需要1片Intel6264存储器芯片，不需要位扩展，也不需要字节扩展。Intel6264片内地址线有13根：A12～A0参加片外地址译码：A19～A13根据起始地址：62000H，有地址A19A18A17A16A15A14A13A12～A0000000000000片内地址

6.5扩展存储器设计全地址译码方法设计的SRAM存储器的片选信号形成电路地址范围：62000H～63FFFH8088最大系统

6.5扩展存储器设计（2）部分地址译码方式 部分地址译码方式也称为局部地址译码方式。其方法是某些高位地址线被省略而不参加地址译码。简化了地址译码电路，但地址空间有重叠。优点：简化了地址译码电路。缺点：地址空间有重叠，浪费了地址空间。

6.5扩展存储器设计 例6.2在8088CPU工作在最小方式组成的微机应用系统中，扩充设计8kB的SRAM电路，SRAM芯片用Intel6264。若分配给该SRAM的地址范围00000H～0FFFFH，片选信号（CS1）为低电平有效。请用部分地址译码方法设计该SRAM存储器的片选信号形成电路。

6.5扩展存储器设计 解：因为Intel6264的片容量为8k×8b(8kB)，因此只需要1片Intel6264存储器芯片。而题目给出的地址范围为00000H～0FFFFH，共64kB，说明有8个地址重叠区，即采用部分地址译码时，有3条高位地址线（A15、A14和A13）不参加译码。由于8088CPU工作在最小方式，所以，IO/M=0要参加译码。片选信号形成电路如下图所示。

6.5扩展存储器设计部分地址译码电路

6.5扩展存储器设计（3）线选地址译码方式线选法是指片选信号直接采用一条高位地址线。优点：选择芯片不需要外加逻辑电路，译码线路简单。缺点：地址重叠区域多，不能充分利用系统的存储器空间。

6.5扩展存储器设计三、存储器地址译码电路 存储器的地址译码电路形式很多，概括为：组合电路（门电路）形式；专用译码器形式，如3-8译码器74LS138；数字比较器形式；EPROM形式；GAL、CPLD/FPGA形式。

6.5扩展存储器设计 例6.3在某8088微处理器系统中，需要用8片6264构成一个64kB的存储器。其地址分配在00000H~0FFFFH内存空间，地址译码采用全译码方式，用74LS138作译码器，请画出存储器译码电路。

6.5扩展存储器设计 解：根据题目已知条件和74LS138译码器的功能，设计的存储器译码电路如下图所示。图中74LS138的每一个输出端均与一块6264芯片的片选端相连，8个输出端分别选通1个8kB的存储空间（即1个6264模块），共占有64kB内存空间。

6.5扩展存储器设计用74LS138作译码器的存储器译码电路

6.5扩展存储器设计例6.4利用74LS688设计