EDA技术理论与应用.ppt

（3）采用复位方式处理剩余状态：上述处理方法用于热码的剩余状态处理，势必导致耗用更多的逻辑资源。鉴于热码编码方式的特点，正常状态只有一个触发器的状态为’1’，其余所有触发器的状态皆为’0’，即任何多于1个触发器为’1’的状态均属于非法状态。据此，可在状态机程序中加入对状态编码中’1’的个数的是否大于1的判断逻辑，产生告警信号，然后启动状态机复位。例如：alarm=(s0and(s1ors2ors3ors4))or(s1and(s0ors2ors3ors4))or(s2and(s0ors1ors3ors4))or(s3and(s0ors1ors2ors4))or(s4and(s0ors1ors2ors3));例3用状态机设计一个串并转换电路。4darclkdoneq串并转换电路d:串行输入信号a:同步信号，高有效r:系统复位信号，高有效clk:系统时钟信号q:并行输出数据done:转换完成信号S0：复位状态S1：接收第1位串行输入数据S2：接收第2位串行输入数据S3：接收第3位串行输入数据S4：接收第4位串行输入数据S5：把4位串行数据并行输出S0/0-S1/0-S2/0-S3/0-S4/0-S5/1qr+arrrrrrrrrarar+aSi/doneq排列：Σ3Σ2Σ1Σ0M0CO加法器CIΣ3Σ2Σ1Σ0M1CO加法器CIΣ3Σ2Σ1Σ0M2CO加法器CIΣ3Σ2Σ1Σ0M7M6M5M4M3CO加法器CI0000b0×ab1×ab2×ab3×aMsXORasbs符号位bi×a0bibi×a1bi×a2bi×a3a0a1a2a3bi×a模块高速乘法器的电路结构上述结构的乘法器的运算速度仅和加法器产生进位信号的延迟时间有关。通常加法器的延迟时间仅十几纳秒至几十纳秒，因此该结构乘法器的运算速度将非常快。当然，获得高运算速度是以增加硬件数量（价格）为代价的。多位乘法器还可以采用其它的算法模型和电路结构。需要注意的是：在数字系统设计中，不但要考虑用户对系统逻辑功能的要求，而且要考虑许多非逻辑因素，如系统的运算速度、产品的成本价格、电路的可靠性、可测性、功耗、体积以及工艺等其它因素。第5章控制单元的实现数据处理单元控制单元控制序列信号反馈应答信号待处理输入数据外部输入控制信号处理后输出数据输出控制信号数据流控制流控制单元用来产生控制信号序列，以决定何时进行何种数据运算。数字系统基本结构微程序控制器法有限状态机法软硬结合实现的控制器又称微代码控制器。是采用软、硬结合的一种实现方法，其设计的规整性非常好。硬件直接实现的控制器是指对于给定的电路指标要求，直接采用硬件电路实现。每个电路，都必须专门进行设计，有较高的运算速度，但种类多，通用性差。控制单元的电路实现形式多路选择器法传统方法一对一触发器法5.1传统方法●同步时序电路：状态图●控制器：ASM图、硬件描述语言等控制器具有与同步时序电路相似的结构，因此同步时序电路的设计方法应基本适用于控制器的设计，差别主要体现在设计依据上：Z1i←i+1Z2yes11Xno1000某控制器的ASM图如右图所示，试使用传统方法设计该控制器由ASM图画出状态表：归纳次态方程：归纳驱动方程和输出方程：画逻辑图：略特点：传统方法实现的硬件图与ASM图之间无明显的对应关系，一旦ASM图有很小的改动时，需要重新设计电路；此外，当系统的状态超过8个时，该方法实现非常困难。00/0000/0000/0000/0000/0000/0011/0110/11Q2Q100011110X01Q2n+1=Q2Q1Q1n+1=Q2Q1XD2=Z1=Q2Q1D1=Z2=Q2