广工基于Libreo的EDA实验报告(4-8).pdfVIP

___计算机__学院计科专业2班________组、学号3115004949

姓名朱远鹏协作者______________教师评定_________________

实验题目_________基于Libero的数字逻辑设计仿真及验证实验_________

1、熟悉EDA工具的使用；仿真基本门电路。

2、仿真组合逻辑电路。

3、仿真时序逻辑电路。

4、基本门电路、组合电路和时序电路的程序烧录及验证。

5、数字逻辑综合设计仿真及验证。

实验报告

1、基本门电路

一、实验目的

1、了解基于Verilog的基本门电路的设计及其验证。

2、熟悉利用EDA工具进行设计及仿真的流程。

3、学习针对实际门电路芯片74HC00、74HC02、74HC04、74HC08、74HC32、74HC86

进行VerilogHDL设计的方法。

二、实验环境

Libero仿真软件。

三、实验内容

1、掌握Libero软件的使用方法。

2、进行针对74系列基本门电路的设计，并完成相应的仿真实验。

3、参考教材中相应章节的设计代码、测试平台代码（可自行编程），完成74HC00、

74HC02、74HC04、74HC08、74HC32、74HC86相应的设计、综合及仿真。

4、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86（任选一个）

．．．．

的综合结果，以及相应的仿真结果。

四、实验结果和数据处理

1、所有模块及测试平台代码清单

．．

//74HC00代码-与非

//74HC00.v

moduleHC00(A,B,Y);

input[4:1]A,B;

output[4:1]Y;

assignY=~(AB);

endmodule

1

//74HC00测试平台代码

//test_00.v

`timescale1ns/1ns

moduletestbench();

reg[4:1]a,b;

wire[4:1]y;

HC00ul(a,b,y);

initial

begin

a=4b0000;b=4b0001;

#10b=b1;

#10b=b1;

#10b=b1;

a=4b1111;b=4b0001;

#10b=b1;

#10b=b1;

#10b=b1;

end

endmodule

//74HC02代码-或非

//74HC02.v

moduleHC02(A,B,Y);

input[3:0]A,B;

output[3:0]Y;

assignY=~(A|B);

endmodule

//74HC02测试平台代码

//test_02.v

`timescale1ns/1ns

moduletest_02;

reg[3:0]a,b,c;

wire[3:0]y;

HC02u(a,b,y);

initial

2

begin

a=4b1111;c=4b0001;