基于VHDL的四路抢答器报告.pdfVIP

前言

.

一、项目名称

二、设计目的

三、设计任务与要求

3.1设计任务：

3.2设计要求

四、四人智力竞赛抢答器设计

4.1基本功能

4.2扩展框图

4.3系统框图

五、总模块图

六、仿真图.

七、结论

八、管脚绑定

九、源代码.

前言

进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如企业、

学校和电视台等单位常举办各种智力竞赛,抢答记分器是必要设备。过去在举行

的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板

的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的

不公平性。人们于是开始寻求一种能不依人的主观意愿来判断的设备来规范比

赛。因此，为了克服这种现象的惯性发生人们利用各种资源和条件设计出很多的

抢答器，从最初的简单抢答按钮，到后来的显示选手号的抢答器，再到现在的数

显抢答器，其功能在一天的趋于完善不但可以用来倒计时抢答，还兼具报警，计

分显示等等功能，有了这些更准确地仪器使得我们的竞赛变得更加精彩纷呈，也

使比赛更突显其公平公正的原则。

今天随着科技的不断进步抢答器的制作也更加追求精益求精，人们摆脱了耗

费很多元件仅来实现用指示灯和一些电路来实现简单的抢答功能，使第一个抢答

的参赛者的编号能通过指示灯显示出来，避免不合理的现象发生。但这种电路不

易于扩展，而且当有更高要求是酒无法实现，例如参赛人数的增加。随着数字电

路的发展，数字抢答器诞生了，它易于扩展，可靠性好，集成度高，而且费用低，

功能更加多样话，是一种高效能的产品。而如今在市场上销售的抢答器大多采用

可编程逻辑元器件，或利用单片机技术进行设计，本次设计主要通过划分功能模

块进行各个部分的设计，最后完成了四路智力竞赛抢答器的设计。

一．项目名称

基于FPGA的四路抢答器

二、设计目的

1、掌握四人智力竞赛抢答器电路的设计。

2、熟悉数字集成电路的设计和使用方法。

3、掌握应用软件对电路的设计及仿真

三、设计任务与要求

1、设计任务

设计一个可供4名选手参加比赛的智力竞赛抢答器的数字电路。设定答题时

间为9秒倒计时，当主持人按下开始键。选手开始抢答，若抢答成功，则相对应

选手组别的发光二极管发光，后来抢答的为无效，抢答成功后，计数器回到0。

2、设计要求

(1)4名选手各有一个抢答按钮，分别有4盏灯与4名选手相对应。

(2)给主持人设置一个控制按钮zhu，一个系统复位键，复位以后，倒计时

的时间进入9，按下zhu键后，开始到计时，同时开始抢答。

(3)抢答器具有显示的功能。在9秒钟之内开始抢答，抢答开始后，若有选

手按动抢答按钮，则该选手相对应的灯会亮。

(4)抢答器具有定时9秒答题倒计时的功能。当选手按下抢答按钮后，开始

倒计时，显示器显示倒计时间，强答成功后，倒计时时间回到0。其他选手无法

再抢答。

(5)、在主持人未按下开始键时，如有人抢答犯规，相对应选手的灯不会亮。

四、四人智力竞赛抢答器设计

4.1基本功能

1、可同时4名选手参赛，他们的编号分别为a0，a1，a2，a3，各用一个抢答按钮，相对

应灯的编号为light0，light1，light2，light3。

2、节目支持人设置一个控制开关，用来控制系统的清零和抢答

3、数字抢答器的应具有显示功能。抢答开始后，如果有选手抢答按钮，并亮相对应的灯，

禁止其他选手抢答。先抢答的选手编号一直保持到主持人将系统清零为止

4.2扩展功能

1、定时抢答器功能。抢答器定时为9秒，主持按下开始键后，定时器开始工作，开始

倒计时，并在显示器上显示出来。

2、参赛选手在设定时间内抢答（9s），抢答有效，倒计时时间回到0状态。

3、当定时抢答时间已到，还没人抢答，本次抢答无效，禁止选手抢答，时间显示0。

4.3系统框图

抢答开始后，当选手首先按某一开关键时，可通过触发锁存电路被触发并锁

存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊

乱，最先产生的输出电平变化又反过来将触发电路锁定。然后在译码器中译码，

将触发器输出的数据转换为数码管需要的逻辑状态。最后在