数字钟电路设计.pdfVIP

数字钟电路设计--第1页

本次设计题目：数字钟电路设计

1简述

数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具

有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人

们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。

在控制系统中也常用来做定时控制的时钟源。

2题目要求

（1）具用时、分、秒十进制数字显示的计时器功能；

（2）具有手动校时、校分的功能；

（3）通过开关能实现小时的十二进制和二十四进制转换；

（4）具有整点报时功能。

主要集成芯片：

计时单元74160

报时单元74192

3总体方案设计

数字钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中振荡器

和分频器组成标准秒信号发生器，直接决定计时系统的精度。由不同进制的计数器、

译码器和显示器组成计时系统。将标准秒信号送入采用60进制的“秒计数器”，每

累计60sec就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60min，发出一个“时脉冲”，该信号

将被送到“时计数器”。“时计数器”采用12或24进制计数器，可实现对一天12h

或24h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过6

位7段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路

校时、校分。数字钟的原理框图如图2.1所示。

数字钟电路设计--第1页

数字钟电路设计--第2页

时显示器分显示器秒显示器

时计时器分计时器秒计时器

校时控制电路校分控制电路

报时晶振分频

图2.1数字钟原理框图

4单元电路设计提示

本题目的设计采用自下而上的层次电路设计法。先设计单元电路，再设计总电

路。

（1）秒脉冲产生电路

秒脉冲产生电路在此例中的主要功能有两个：一是产生标准脉冲信号，二是可

提供整点报时所需要的频率信号。可用1Hz的秒脉冲时钟信号源替代。

V1

1Hz

5V

图2.21Hz的秒脉冲时钟信号源

（2）秒、分、时计时器电路

秒计时器本质上为对1Hz的秒脉冲时钟信号源进行60进制计数的计数器，其由

一个10进制计数器（个位）和一个6进制计数器（十位）串接组成。个位与十位计

数器之间采用同步级联复位方式，将个位计数器的进位输出端RCO接至十位计数器

的时钟信号输入端CLK，完成个位对十位计数器的进位控制。十位计数器选择QB

和QC端做反馈端，经与非门输出至控制清零端CLR，形成6进制计数形式。十位

1

数字钟电路设计--第2页

数字钟电路设计--第3页

计数器的反馈清零信号经非门变为高电平，可作为60进制计数器