数字钟电路_原创文档.pdfVIP

数字钟电路

CompanyDocumentnumber：WTUT-WT88Y-W8BBGB-BWYTT-19998

情境3任务1数字钟的设计与制作

一、工作原理

1、计时电路：

计时电路共分三部分：计秒、计分和计时。其中计秒和计分都是60进制，

而计时为24进制。

⑴计秒、计分电路

●个位向十位的进位实现。

用两片74LS90异步计数器接成一个异步的60进制计数器。所谓异步60进

制计数器，即两片74LS90的时钟不一致。个位时钟为1HZ方波来计秒，十位计

数器的时钟信号需要从个位计时器来提供。

进位信号的要求是在十个秒脉冲中只能产生一个下降沿，且与第十秒的下

降沿对齐。只能从个位计数器的输出端来提供，不可能从其输出端来找。而计

数器的输出端只有Q0、Q1、Q2、Q3四个信号，要么是其中一个，要么是它们之

间的逻辑运算结果。

●六十进制的实现。

当计秒到59时，希望回到00.此时个位正好是计满十个数，不用清零即可

自动从9会0；十位应接成六进制，即从0-5循环计数。用异步清零法，当6

出现的瞬间，即Q3Q2Q1Q0=0110时，同时给R0⑴和R0⑴高电平，使这个状态

变成0000，由于6出现的时间很短，被0取代，接线如图一所示：

图一

当十位计数到6是时，输出0110，其中正好有两个高电平，把这两个高电

平Q2和Q1分别接到74LS90的R0⑴和R0⑴端，即可实现清零。一旦清零，Q2

和Q1都为0，不能再继续清零，恢复正常计数，直到下次再同时为1

计分电路和计秒电路的是完全一致的，只是周期为1秒的时钟号改成周期为

60秒即1分的时钟信号。

●秒向分的进位信号的实现

计分电路的关键问题是找到秒向分的进位信号。当秒电路计到59秒时，产

生一个高电平，在计到60时变为低电平，来一个下降沿送给计分电路做时钟.

计秒电路在计到59时的十位和个位的状态分别为0101和1001，把这四个1

与起来即可，即十位的Q2和Q0，个位的Q3和Q0，与结果作为进位信号。使用

74LS20四入与非门串反向器构成与门，电路图如图二所示：

图二

2、计时电路

用两片74LS90实现二十四进制计数器，首先把两片74LS90都接成十进

制，并且两片之间连成具有十的进位关系，即接成一百进制计数器，然后再计

到24时，十位和个位同时清零。计到的Q1=1，个位的Q2=1，应分别把这两个

信号连接到双方芯片的R0⑴和R0⑵端。如个位的Q2接到两个74LS90的R0⑴

清零端，十位的Q1接到两个74LS90的R0⑴清零端。

计时电路的个位时钟来自秒、分电路产生59分59秒两个信号相与的结

果；电路如图三所示：

图三

计分和计时电路可以先单独用秒脉冲调试，以节省时间。联调试，可

把秒脉冲的频率加大。

以上三部分电路接起来就是一个简单的无校时和报时的数字电路，电

路如图四所示。

图四

3、校时电路

校时电路主要完成校时和校分。选择校分时，拨动一次开关，分自动

加一；选择校时时，拨动一次开关，小时自动加一。校时校分应准确无

误，能实现理想的时间校对。校时校分应切断秒、分、时计数电路之间的

进位连线。

校时电路如图五所示，由去抖动电路和选择电路组成。

图五

（1）去抖动电路

去抖动电路主要是由两个与非门构成的低电平触发有效的RS锁存器，

SW1为校时开关。拨动一个来回，在U16:B与非门的输出端产生一个稳定的

下降沿。

（2）选择开关

SW2和SW3都拨东到左边，选择校时；SW2拨到右边、SW