13----14简化版-硬件描述语言与数字系统设计-状态机的结构与设计.pdfVIP

本次课主要内容

什么是有限状态机（FSM）

什么是有限状态机（FSM）

FSM的种类和不同点

FSM的种类和不同点

设计举例

设计举例

常见公司数字IC设计招聘－题目

1,画出可以检测10010串的状态图,并verilog实现

之。（威盛）

2,用FSM实现101101的序列检测模块。（南山之

桥）

3,a为输入端，b为输出端，如果a连续输入为

1101则b输出为1，否则为0。

例如a：0001100110110100100110

b：0000000000100100000000

请画出statemachine；请用RTL描述其state

machine。（华为）

常见公司数字IC设计招聘－题目

1,画出可以检测10010串的状态图,

并verilog实现之。（威盛）

常见公司数字IC设计招聘－题目

4、描述一个交通信号灯的设计。（仕兰微

电子）

5、设计一个自动饮料售卖机，饮料10分

钱，硬币有5分和10分两种，并考虑找

零：（1）画出fsm（有限状态机）；

（2）用verilog编程，语法要符合fpga设

计的要求；（3）设计工程中可使用的工

具及设计大致过程。

第三次作业：

1，设计一个自动饮料售卖机芯片，每瓶饮料2.5

元钱，硬币有0.5元和一元两种，要考虑找零：

（1）画出fsm（有限状态机）；（2）用

verilog编程，语法要符合可综合设计的要求；

（3）说出设计工程中使用的工具及贴上综合

后电路图（到综合这一步）。

2,a为输入端，b为输出端，如果a连续输入为

1101则b输出为1，否则为0。

例如a：0001100110110100100110

b：0000000000100100000000

请画出statemachine；请用RTL描述其state

machine。（用上课推荐的描述方式,到综合这

一步）

（第十周第一次课交作业5.1后第一次课）

为什么要设计有限状态机？

为什么要设计有限状态机？

如果我们能设计这样一个电路：

1）能记住自己目前所处的状态；

2）状态的变化只可能在同一个时钟的跳变沿时

刻发生，而不可能发生在任意时刻；

3）在时钟跳变沿时刻，如输入条件满足，则进

入下一状态，并记住自己目前所处的状态，否

则仍保留原来的状态；

4）在进入不同的状态时刻，对系统的开关阵列

做开启或关闭的操作。

复杂的数字系统构成示意图

复杂的数字系统构成示意图

组合逻辑组器存寄组合逻辑组器存寄组合逻辑组器存寄组合逻辑组器存寄

4

123

ena1ena2ena3enan

clock

同步有限状态机

input_1input_2input_n

什么是有限状态机？

什么是有限状态机？

什么是有限状态机？

-有限状态机是由寄存器组和组合逻辑构成的

-有限状态机是由寄存器组和组合逻辑构成的

硬件时序电路；

硬件时序电路；

-其状态（即由寄存器组的1和0的组合状态所

-其状态（即由寄存器组的1和0的组合状态所

构成的有限个状态）只能在同一时钟跳变沿

构成的有