原创力文档- 1、本文档共15页，其中可免费阅读6页，需付费39金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
1.概述
设计FPGA逻辑，接受由计算机以9600b/s波特率通过通用异步串行接口
(UART)发送的数据(即设计UART数据接受器)；将接受数据以十六进制形式显示
在七段数码管HEX1-HEX0上（显示范围为0x00-0xFF）；将接收到的由计算机以
9600b/s波特率通过UART发送的数据按位取反发回计算机(即设计UART数据发
送器)。
所用软件工具为Altera公司的QuartusII13.1开发工具和Mentor公司
的-Altera13.1仿真工具，所用的硬件平台为友晶公司
文档评论（0）