第2章--TMS320C55x的硬件结构.ppt

2003.2.16TMS320C55xDSP原理及应用CPU结构C55x根据功能的不同将CPU分为4个单元，即指令缓冲单元（I）程序流程单元（P）地址流程单元（A）数据计算单元（D）。4．时钟信号引脚CLKOUT是DSP时钟输出信号引脚。其周期为CPU的机器周期。当为低电平时，该引脚呈高阻状态。X2/CLKIN是晶振连接到内部振荡器的输入引脚，若使用外部时钟时，该引脚作为外部时钟的输入引脚。X1是内部振荡器连接到外部晶振的输出引脚，如果不使用内部时钟，该引脚悬空。TIN/TOUT0是定时器0输入/输出引脚。作为输出引脚时，当片内定时器减到0时，该引脚发出一个脉冲或变化的状态。作为输入引脚时，该引脚为内部定时器模块系统时钟源。复位后，该引脚是输入状态。RTCINX1是实时时钟振荡器的输入引脚。RTCINX2是实时时钟振荡器的输出引脚。第2章TMS320C55x的硬件结构5．I2C引脚SDA是I2C（双向）数据线。复位后，该引脚呈高阻状态。SCL是I2C（双向）时钟引脚。复位后，该引脚呈高阻状态。第2章TMS320C55x的硬件结构6．McBSP信号引脚TMS320C55xDSP提供了高速多通道缓冲串口（Multi-channelBufferedSerialPorts，McBSP），DSP可以通过McBSP与其他DSP、编码器等器件相连。7．USB引脚在TMS320C55xDSP产品中，TMS320VC5507、TMS320VC5509和TMS320VC5509A提供了USB模块。DP引脚是差分（正）接收/发送引脚。DN引脚是差分（负）接收/发送引脚。PU引脚是上拉引脚，用于上拉检测电阻。第2章TMS320C55x的硬件结构8．A/D引脚VC5509A提供了一个10位的A/D转换器。AIN0和AIN1分别是模拟输入通道0和模拟输入通道1。9．测试引脚VC5509A与其他C5000产品一样具有符合IEEE1149.1标准的测试/仿真接口，其引脚有：TCK引脚是IEEE标准1149.1测试时钟输入引脚。通常是一个占空比为50%的方波信号。在TCK的上升沿，将输入信号TMS和TDI在测试访问端口（TestAccessPort，TAP）的变化记录到TAP控制器、指令寄存器或选定的测试数据寄存器中。TAP输出信号TDO在TCK的下降沿发生变化。TDI引脚是IEEE标准1149.1测试数据输入引脚，在TCK的上升沿将TDI记录到选定的指令或数据寄存器中。TDO引脚是IEEE标准1149.1测试数据输出引脚，在TCK的下降沿将选定的指令或数据寄存器的内容从TDO输出。TMS引脚是IEEE标准1149.1测试方式选择引脚，在TCK的上升沿将串行控制输入信号记录到TAP控制器中。第2章TMS320C55x的硬件结构引脚是IEEE标准1149.1测试复位引脚，当该引脚为高电平时，DSP芯片由IEEE标准1149.1扫描系统控制工作；若该引脚悬空或为低电平，则芯片正常工作。EMU0引脚是仿真器中断0引脚。当为低电平时，为了保证的有效性，EMU0必须为高电平。当为高电平时，EMU0是仿真系统的中断信号，并由IEEE标准1149.1扫描系统来定义是输入还是输出。EMU1/引脚是仿真器中断1引脚/关断所有输出引脚。当为高电平时，EMU1/是仿真系统的中断信号，并由IEEE标准1149.1扫描系统来定义是输入还是输出。当为低电平时，EMU1/被设置为的有效性，将所有的输出设置为高阻状态。第2章TMS320C55x的硬件结构第2章TMS320C55x的硬件结构10．电源引脚VC5509A有内核电源和外设电源两种。CVDD是数字电源，对于时钟为108MHz、144MHz和200MHz的DSP对应的CVDD分别为+1.2V、+1.35V和+1.6V，为CPU内核提供专用电源。DVDD是数字电源，+3.3V，为I/O引脚提供专用电源。USBVDD是数字电源，+3.3V，为USB模块的I/O引脚提供专用电源。RDVDD是数字电源，对于时钟为108MHz、144MHz和200MHz的DSP对应的RDVDD分别为+1.2V、+1.35V和+1.6V，为RTC模块的I/O引脚提供专用电源。RCVDD是数字电源，对于时钟为108MHz、144MHz和200MHz的DSP对应的RCVDD分别为+1.2V、+1.35V和+1.6V，为RTC模块提供专用电源。AVDD是模拟电源