PCB布局布线的一些规则.pdfVIP

PCB布局布线的一些规则

一、布局

元器件布局的10条规则：

1.遵照“先大后小，先难后易”的布置原则，即重要的单元电路、

核心元器件应当优先布局．

2.布局中应参考原理框图，根据单板的主信号流向规律安排主要

元器件．

3.元器件的排列要便于调试和维修，亦即小元件周围不能放置大

元件、需调试的元、器件周围要有足够的空间。

4.相同结构电路部分，尽可能采用“对称式”标准布局；

5.按照均匀分布、重心平衡、版面美观的标准优化布局；

6.同类型插装元器件在X或Y方向上应朝一个方向放置。同一种

类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产

和检验。

7.发热元件要一般应均匀分布，以利于单板和整机的散热，除温

度检测元件以外的温度敏感器件应远离发热量大的元器件。

8.布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短；

高电压、大电流信号与小电流，低电压的弱信号完全分开；模拟信号

与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充

分。

9、去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和

地之间形成的回路最短。

10、元件布局时,应适当考虑使用同一种电源的器件尽量放在一起,

以便于将来的电源分隔。

二、布线

（1）布线优先次序

键信号线优先：摸拟小信号、高速信号、时钟信号和同步信号等

关键信号优先布线

密度优先原则：从单板上连接关系最复杂的器件着手布线。从单

板上连线最密集的区域开始布线

注意点：

a、尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的

布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏

蔽和加大安全间距等方法。保证信号质量。

b、电源层和地层之间的EMC环境较差，应避免布置对干扰敏感

的信号。

c、有阻抗控制要求的网络应尽量按线长线宽要求布线。

（2）四种具体走线方式

1、时钟的布线：

时钟线是对EMC影响最大的因素之一。在时钟线上应少打过孔，

尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号

线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。

如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方

铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振

荡器，这些晶振下方也不应走线，要铺铜隔离。

2、直角走线:

直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡

量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的

影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻

抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻

抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面：

一是拐角可以等效为传输线上的容性负载，减缓上升时间；

二是阻抗不连续会造成信号的反射；

三是直角尖端产生的EMI。

3、差分走线:

参看：AltiumDesigner--差分布线和阻抗匹配

差分信号（DifferentialSignal）在高速电路设计中的应用越来越

广泛，电路中最关键的信号往往都要采用差分结构设计.定义:通俗地说，

就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压

的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走

线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下

三个方面：

a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存

在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是

两信号的差值，所以外界的共模噪声可以被完全抵消。

b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他

们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电

磁能量越少。

c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，

而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度

的影响小，能降低时序上的误差，同时