数字电路与逻辑设计 课件 数电14-片上系统2024.pptx

片上系统及接口设计康槿片上微控制系统原理及项目设计第十六讲

授课内容请在插入菜单—页眉和页脚中修改此文本2请在插入菜单—页眉和页脚中修改此文本2想法OS高级语言Cpython汇编语言机器语言算法编程编译器转换微处理器系统组成模块CPURAM基础逻辑门软件系统硬件系统汇编器组合时序设计数字设计

片上系统SoCSoC在一块芯片上集成整个信息处理系统片上系统SoC（SystemonChip），即在一块芯片上集成一整个信息处理系统，简单来说SoC芯片是在中央处理器CPU的基础上扩展音视频功能和专用接口的超大规模集成电路，是智能设备的“大脑”。

随着半导体工艺的发展，传统MCU已经不能完全满足智能终端的需求，SoC应运而生，凭借其性能强、功耗低、灵活度高的特点，使单芯片能够完成完整的电子系统。SoC在移动计算（例如智能手机和平板电脑）和边缘计算市场中非常普遍。它们也常用于嵌入式系统，如WiFi路由器和物联网。

当前SoC已成为功能最丰富的硬件，集成了CPU、GPU、RAM、ADC、DAC、Modem、高速DSP等各个功能模块，部分SoC还集成了电源管理模块、各种外部设备的控制模块，同时还需要考虑各总线的分布利用等。SoC的主要组成部分包括：处理器（CPU/GPU）存储器（RAM/ROM）外设接口（USB、UART、SPI、I2C等）电源管理单元（PMU）

设计周期请在插入菜单—页眉和页脚中修改此文本8分析（What？） 需求-规格设计（How？） 高级：框图 工程：算法、数据结构、接口实施（REAL） 硬件、软件测试（Work？） 验证：正确性 性能：效率维护（改进）

SoC一般开发流程请在插入菜单—页眉和页脚中修改此文本9请在插入菜单—页眉和页脚中修改此文本9想法OS高级语言Cpython汇编语言机器语言算法编程编译器转换微处理器系统组成模块CPURAM基础逻辑门软件系统硬件系统汇编器组合时序设计数字设计

常见的微控制器请在插入菜单—页眉和页脚中修改此文本10

IP核是构成SoC的基本单元IP核（IntellectualPropertyCore），即知识产权核，在集成电路设计行业中指已验证、可重复利用、具有某种确定功能的芯片设计模块。通常以软核（sourcecode）、硬核（gate-levelnetlist）、或固核（hardmacro）形式存在。 通过使用IP核，设计人员可以快速集成复杂功能，缩短设计周期，降低开发成本。通用IP核：如CPU核、内存控制器、标准总线接口（如AXI、AHB等）。专用IP核：如视频编码器、加密模块、传感器接口等。

IP核在SoC中的作用模块化设计：IP核提供了模块化设计的能力，可以在SoC设计中灵活应用。功能扩展：通过集成不同的IP核，可以扩展SoC的功能，如添加无线通信模块、图像处理单元等。提高效率：使用成熟的IP核，可以提高设计效率和产品的可靠性。

软核?(SoftIPCore)?:软核在EDA设计领域指的是综合之前的寄存器传输级(RTL)模型；具体在FPGA设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核只经过功能仿真，需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强，允许用户自配置；缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计风险。软核是IP核应用最广泛的形式。

硬核(HardIPCore):硬核在EDA设计领域指经过验证的设计版图；具体在FPGA设计中指布局和工艺固定、经过前端和后端验证的设计，设计人员不能对其修改。不能修改的原因有两个：首先是系统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图；其次是保护知识产权的要求，不允许设计人员对其有任何改动。IP硬核的不许修改特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。

固核(FirmIPCore):固核在EDA设计领域指的是带有平面规划信息的网表；具体在FPGA设计中可以看做带有布局规划的软核，通常以RTL代码和对应具体工艺网表的混合形式提供。将RTL描述结合具体标准单元库进行综合优化设计，形成门级网表，再通过布局布线工具即可使用。和软核相比，固核的设计灵活性稍差，但在可靠性上有较大提高。?目前，固核也是IP核的主流形式之一。

通用输入输出口（GPIO）GeneralPurposeInput/Output

使用输入/输出扩展编程170:MOVR0,240//moveD[240],whichisthevalueatpinI0,intoR01:MOVR1,241//moveD[241],whichistha