数字电路与逻辑设计 课件 13-数字系统设计 .pptx

数字系统设计

--优化与折衷片上微控制系统原理与项目设计第十五讲

授课内容

数据处理结构并行结构 所有数据量均以寄存器存储方式呈现，所有运算和控制都有各自单独电路来实现。数据可以同时进行读写数据运算和控制采用专用独立电路处理速度快资源占用量较大

假定M=5，h0=-3，h1=3，h2=7，h3=2，h4=-1。moduleCONV(RST,CLK,X,Y);inputRST,CLK;inputsigned[7:0]X;outputregsigned[14:0]Y;parametersignedh0=-4d3,h1=4d3,h2=4d7,h3=4d2,h4=-4d1;regsigned[7:0]R[0:4];integeri;always@(posedgeCLKorposedgeRST)if(RST)beginY=15d0;for(i=0;i=4;i=i+1)R[i]=8d0;endelsebeginY=h0*R[0]+h1*R[1]+h2*R[2]+h3*R[3]+h4*R[4];for(i=4;i=1;i=i-1)R[i]=R[i-1];R[i]=X;endendmodule为了测试最小时钟周期，将时钟周期减小并仿真测试，可以找到一个出现错误的时钟，这个时钟可以近似为最小值。

采用周期为4.6ns的时钟仿真时结果出错通过内部门电路的分析才能得到最大处理时长，也就决定了最小周期。

流水结构计算电路中的乘和加运算多级级联导致一次计算需要较大的时长，在此运算期间不允许再输入新数据。如果数据更新周期小于处理时长，那么如何设计电路才能尽可能满足需要？4ns

2.2ns

如何评价电路？

】

作业对系统进行性能分析，并尝试利用优化和折衷方法提升性能