EDA技术项目教程——基于VHDL与FPGA EDA技术试题.doc

PAGE

***学院

20—20学年第学期期考试试卷（A-3-1）

考试科目

EDA技术

组、命题教师

考场

学号

考生班级

教学副院长

考生姓名

电子23-1、2、3

装订线

题目

一

二

三

四

五

总分

得分

题目

得分

一

一、单选题（每小题1分，共15分）

1．QuarutusII是一种（）。

A、高级语言B、硬件描述语言C、EDA工具软件D、文本综合软件

2．QuarutusII的设计文件不能直接保存在（）下。

A、硬盘B、根目录C、文件夹D、项目目录

3．目前应用较多并成为IEEE标准硬件描述语言主要有（）和VHDL两种。

A、AHDLB、VerilogC、EHDLD、Verilog_HDL

4．在设计输入完成之后，应立即对设计文件进行（）.

A、编辑B、编译C、功能仿真D、时序仿真

5.在下列器件中，不属于PLD的器件是（）。

A、GALB．PALC．SRAMD．PLA

6．GAL是指（）。

A、可编程逻辑阵列B．可编程阵列逻辑C．通用阵列逻辑D．专用阵列逻辑

7．在下列可编程器件中，属于易失性器件的是（）。

A、CPLDB．EPLDC．FPGAD．PAL

8．VHDL的WORK库是用户设计的现行工作库，用于存放（）的工程项目。

A、用户自己设计B．公共程序C．共享数据D．图形文件

9．在VHDL的端口声明语句中，用（）声明端口为具有回读功能的输出方向。

A、INB．OUTC．INOUTD．BUFFER

10．在VHDL中，目标变量的赋值符号是（）。

A、=：B．=C．:=D．=

11．在VHDL的并行语句之间，可以用（）来传递信息。

A、变量B．信号C．常量D．变量或信号

12．在VHDL中，PROCESS结构内部是由（）语句组成的。

A、顺序B．并行C．顺序或并行D．任何

13．进程的顺序语句部分不能包含（）语句。

A、条件信号赋值语句B．IF语句C．变量赋值语句D．CASE语句

14．在VHDL的CASE语句中，条件语句中的“=”不是操作符，只相当于（）的作用。

A、IFB．THENC．ANDD．OR

题目

得分

二

15．进程的说明部分定义该进程所需的局部数据环境，不能定义（）。

A、常量B．信号C．子程序D．变量

二、判断题（每小题1分，共10分）

()1、文本输入法是采用图形模块进行电路设计的输入方式。

()2、QuartusⅡ的项目文件不能直接保存在根目录上，因此设计者在进行设计之前，应当在计算机中建立保存项目文件的文件夹。

()3、图形文件设计结束后一定要通过仿真，检查设计文件是否正确。

()4、QuartusⅡ的波形文件类型是.bdf。

()5、编程工艺是指将系统设计的功能信息存储到内存的过程。

()6、VHDL的变量是一个局部量，只能在进程、函数和过程中声明和使用。

()7、比较器是从多路输入数据中选择一路送至输出端的逻辑功能部件，是一种多输入、单输出的组合逻辑电路。

()8、时序仿真是在选择了具体器件并完成布局布线之后进行的时序关系仿真，因此又称为前仿真。

()9、VHDL的字符是以单引号括起来的数字、字母或符号。

()10、VHDL的标识符名必须以汉字开头，后跟若干字母、数字或单个下划线构成。

***学院

20—20学年第学期期考试试卷（A-3-2）

考试科目

EDA技术

组、命题教师

考场

学号

考生班级

教学副院长

考生姓名

电子23-1、2、3

装订线

题目

得分

三

三、填