计算机组成原理考研试题题20.docVIP

研究生入学试卷二十

一．选择题〔每题1分，共10分〕

1.IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，那么它所能表示的最大规格化正数为___。

A.+(2-223)×2+127B.+(1-223)×2+127C.+(2-223)×2+255+127-223

2．在机器数___中，零的表示形式是唯一的。

A.原码B.补码C.补码和移码D.反码

3．某DRAM芯片，有存储容量为512K×8位，该芯片的地址线和数据线数目为___。

A.8,512B.512,8C.18,8D.19,8

4.双端口存储器在___情况下会发生读／写冲突。

A.左端口与右端口的地址码不同。

B.左端口与右端口的地址码相同。

C.左端口与右端口的数据码相同。

D.左端口与右端口的数据码不同。

5.指令系统中采用不同寻址方式的目的主要是___。

A.实现存储程序和程序控制。

B.缩短指令长度，扩大寻址空间，提高编程灵活性。

C.可以直接访问外存。

D.提供扩展操作码的可能并降低译码难度。

6.异步控制常用于___作为其主要控制方式。

A.在单总线结构计算机中访问主存与外设时

B.微型机的CPU控制中

C.组合逻辑控制的CPU中

D.微程序控制器中

7.假设微操作控制信号用Cn表示，指令操作码译码器输出用Im表示，节拍电位信号用Mr表示，节拍脉冲信号用Ti表示，状态反应信息用Bj表示，那么硬布线控制器的根本原理可描述为___

A.Cn=f(Im,Ti)B.Cn=f(Im,Bj)C.Cn=f(Mr,Ti,Bj)D.Cn=f(Im,Mr,Ti,Bj)

8.描述Futurebus+总线中根本概念不正确的表述是___。

A.Futurebus+总线是一个高性能的同步总线标准。

B.根本上是一个异步数据定时协议。

C.它是一个与结构处理器，技术有关的开发标准。

D.数据线的规模在３２位，６４位，１２８位，２５６位中动态可变。

9.MO光盘和PC盘都是____型光盘。

A.只读B.一次C.重写

10.并行I/O标准接口SCSI中，一块在适配器可连接___台具有SCSI接口的设备。

A.6B.7C.8D.10

二．填空题〔每题3分，共18分〕

1.沿磁盘半径方向单位长度上的磁道数称为A.___，而磁道单位长度上能记录的二进制代码位数称为B.___,A和B统称为磁盘存储器的C.___。

2.指令系统的A.___和B.___不仅直接影响到机器的硬件结构，而且也影响到C.___。

3.流水线处理器是指A.___或B.___类型的机器，其实质是C.___处理，以提高机器速度。

4.总线定时是总线系统的核心问题之一，为了同步主从方的操作，必须制订A.___,通常采用B.___定时和C.___定时两种。

5.显示适配器作为CRT和CPU的接口，由A.___存储器，显示控制器，B.___三局部组成，先进的显示控制器具有C.___加速能力。

A.___设备进行B.___型操作，数据传送单位是C.___。

三．〔12分〕

设x=+15,y=-13,输入数据用补码表示，用带求补器的补码阵列乘法器求乘积x×y=?并用十进制乘法进行验算。

四．〔12分〕

一片EDRAM的存储容量为1M×4位，其中Sel为片选信号，RAS为行选通信号，CAS为列选通信号，Ref为刷新信号，A0~A10为地址输入信号。请设计一个1M×32位的存储器。其存储容量是多少？画出组成模块图。

五．〔12分〕

如图A20.1所示的处理机是按以下规那么设计的①所有指令的字长都是１６位;②OP码域宽度为２位;③在进行所有的算术运算时，累加器AC0的内容总是作为一个操作数，而运算结果保存在AC1。AC0,AC1均不必在指令中指出;④数据存储器(DM)字长１６位，最大容量65536字;⑤指令存储器(IM)最大容量为16384字;⑥四个合法的操作码中，任一操作码所指定的任何一个操作数都可以按直接寻址方式从DM中找到;⑦每个通用存放器(Ri)的宽度都是１６位;⑧四个合法的OP码是：LDA=00,从DM位置AAA取数放在AC0中，STA=01,将AC0的内容存入DM位置AAA;ADD=10,AC0内容与DM位置AAA里的内容相加，UNA=11未用。

图

请问〔１〕下述各存放器多少位？

PC,IAR(IM地址存放器)，IDR(IM数据存放