vlsi论文_原创文档.pdf

随着VLSI集成度和时钟频率的不断提高,原来需要用多块IC搭成PCB板方式

实现的功能现在可以在一块芯片上完成,电路尺寸减小了，可靠性也提高了,但电

路的功耗问题显得越来越突出。数字系统的功耗决定发热损耗和电池寿命，功耗

的降低能够延长电池寿命、减小尺寸等。有时可能因为电路某些部分功耗过大引

起温度过高而导致系统工作不稳定或失效。功耗过大也会对封装带来很大的困

难。例如:高功耗导致了高的工作温度高的工作温度使各种轻徽物理缺陷所造成

的故障显出来，如桥接故障。高的工作温度使连线电阻变大，使线延时增加，时

延故障变得严重起来。同时温度的提高，使漏电流增加，降低工作电压，使门延

时增加，同样使时延故障变得严重起来。由于CMOS逻辑电路具有可高度集成、

低功耗、输入电流小、连接方便等特性，因此,功耗已经逐渐成为VLSI设计

时首要考虑的因素。

一、CMOS电路功耗来源

CMOS电路中有两种主要的功耗来源:动态功耗和静态功耗。动态功耗包括

负载电容的功耗(称为开关功耗)和短路电流引起的功耗(称为短路功耗)；如

图1

静态功耗主要是由漏电流引起的漏电功耗。开关功耗当反相器的输入为理

想阶跃波时,对纯电容负载C充放电所消耗的功耗为开关功耗。其公式为

eff

P=CV2f(1)

Deffdd

其中,f为时钟频率,C为有效开关电容,它不仅依靠电路结构,而且依靠系

eff

统的输入类型,V为供应电压,也是CMOS电路的逻辑摆幅。短路功耗当反相器

dd

输入为非理想阶跃波时,在输入波上升沿或者下降沿瞬间,存在PMOS器件和

NMOS器件同时导通的区域,由此引起的功耗称为短路功耗。其公式为

PS=VI(2)

ddstatic

其中,Vdd为供应电压,I为短路电流。静态功耗从理论上讲,CMOS电路

static

在稳定状态下没有从电源到地的直接路径,所以没有静态功耗。然而,在实际

情况下,扩散器和衬底之间的PN结上总存在反向漏电流,该漏电流与扩散结点

浓度和面积有关,从而造成一定的漏电功耗,也就是静态功耗。其公式为

PL=VI(3)

ddleakage

其中,V为供应电压,I为漏电流。由公式(1),(2),(3)可得出CMOS

ddleakage

电路的总功耗为

P=P+P+P(4)

DSL

在公式(4)中,占主要地位的是P,它大概占到整个CMOS电路总功耗的75%~

D

80%。短路功耗和静态功耗与工艺有密切的关系,在系统设计时较难控制。因

此,CMOS电路的低功耗设计主要考虑开关功耗。CMOS电路中能耗和延公式可以

通过公式(5)和公式(6)表示。CMOS电路中每个操作的能耗公式为