VHDL程序练习题(含答案).docVIP

ＶHDL程序填空题

（一)在下面横线上填上合适得VＨＤL关键词，完成2选1多路选择器得设计。

LIＢRAＲＹIＥEE；

USEＩEEＥ、STD_LOＧＩC_１16４、ＡLL;

1MUX2１IS

PORT(ＳEL:ＩNSTD_ＬOGＩC;

A,B:INSＴＤ_LOGIＣ;

Q：OＵＴSTD_LOGIＣ）；

EＮDMUX２1;

2BＨVOFMUX21ＩS

BEＧIN

Q=ＡWHENSEL=’1’ＥLSEB;

EＮDBＨＶ；

（二)在下面横线上填上合适得语句,完成BCＤ-7段LED显示译码器得设计.

ＬIBRＡRYＩEEE；

USEＩEEE、ＳTD＿LOＧＩＣ_１16４、ALL；

ENTITYBCD_７ＳEGIＳ

PORＴ(ＢＣD_LEＤ:INＳTＤ_ＬOGIＣ_ＶEＣＴOR（3DOWＮTO0）;

ＬEＤSEG：OUTSTＤ_ＬOGＩＣ_ＶEＣTOＲ(6ＤOＷNTO０));

ENＤBCＤ_７ＳEG；? ? ?? ??

ARCHITECTＵＲＥBEHAVIOROFＢＣD_7SEGIＳ

BＥＧIN

PROCESS(BCD_ＬED）

3

IＦBCＤ_LＥD＝0000THＥNＬＥDＳＥG＜＝”０11111１”;

EＬSIFBCD＿LED＝0001＂TＨＥNLEDSＥG=00０011０；?

ＥLSＩFBＣD_LEＤ=”0010THENLＥDSEＧ〈=4;?

EＬSIFBＣD_LＥD＝”00１1”TＨEＮLＥDＳＥG=”10０1111”;?

ELSIFBＣD_ＬED=01０0THENLEＤSEＧ=１100１10； ?

EＬSIFＢCD_LＥＤ=”0１０1THENLEDSEG〈=”11０１101＂; ?

ELSＩFBCＤ_LEＤ=0110THEＮLEDSＥG＜=”1111101;

ELSIFBＣD_LED=01１1＂TＨＥNLEDSＥG〈=”0000111;?

ELSIFBCD_LＥD＝”1０00”THENLEDSEG〈＝”１11１1１１；??

ELＳＩFBCD_LED=”１０01TＨENLEＤＳEＧ=＂11０1１11；

EＬＳＥLＥＤＳＥG=５；??? ??

ENDＩF;

EＮDＰRＯCESS；

ENDＢEHAＶIOR；

（三)在下面横线上填上合适得语句，完成数据选择器得设计。

LＩBＲARYIEEE;

UＳEIEEE、SＴD_ＬOGIＣ_116４、ALL;

ENTITYMUX1６ＩS

PORT（D0,D１,Ｄ２,D3:IＮＳTD＿ＬOGIC_ＶＥCTOR(15DOWNＴO0）；

SEL:ＩNＳTD_LOGIＣ_VECTOR(6DOWNTO0);

Y:OUTSTD＿LOGＩC_ＶEＣTOR(15DOWNTO0））;

END;

ARCHITＥCTＵＲＥOＮEOFMＵX16IS

BEＧIN

WIＴH7SELＥCT? ??

Y〈＝D0WＨEN”00，

?D1ＷHEN”01,

D2ＷＨEＮ＂10”，

?Ｄ３WHEN8;

ＥND；

(四)在下面横线上填上合适得语句,完成ＪK触发器得设计。

说明:设计一个异步复位／置位JK触发器,其真值表如下：

IＮPUT

OUＴPUT

PSET

CLR

CLＫ

J

Ｋ

Q

0

1

X

X

X

1

１

0

Ｘ

X

X

0

０

0

X

Ｘ

X

不定

1

1

上升沿

0

1

0

1

1

上升沿

1

0

1

1

1

上升沿

1

1

翻转

1

1

上升沿

0

0

保持

LIBＲARYIＥEE；

ＵＳEIEEE、SＴD_LOGIC＿1１６４、ALＬ;

EＮＴＩTＹJKFF１IＳ

PＯRT（ＰＳET,CLR,ＣＬK,J,K ：INSTD＿LOGIＣ；

Q?：ＯUTSTD_ＬＯGIC);

ENDJKFF１；

ARCHITEＣＴURＥMAXPLＤＯFＪKFＦ１IS

SＩＧＮＡＬTEＭP:SＴＤ＿LOＧIC；

BEGIＮ

PROＣESS(PSET,CLＲ,CLK)

BEGIN

IＦ(PSET=＇０’ANＤCLR＝’１’)THEＮTEMP=’１;

ELSIF(PSET=’１’AＮDCLＲ=０)TＨENTEMP〈＝’0’;

EＬSIＦ（PSET＝’0ＡＮＤ