Allegro教程之基本规则设置布线规则设置线宽及线间距的设置 .pdfVIP

-

-

在PCB设计过程中，需要通过设置各种规那么，以满足各种信号的阻抗。比方，常用的高

速差分线，我们常控的100欧姆，那么到底走多宽的线以及差分线之间的间距到底是多少，才能

满足设计要求的100欧姆阻抗呢？本文就对Allegro种的根本规那么设置做一个详细的讲解。

注：本文是基于Allegro15版本的。对于16版本不适用。

首先需要翻开规那么管理器，可通过以下三种方式翻开：

一、点击工具栏上的图标。

二、点击菜单Setup-Constraints

三、在命令栏输入s并回车

翻开的规那么管理器如下：

-word.zl.

-

-

在最上面一栏有一个On-lineDRC，这是对画板过程中不停检测是否违反规那么，并可

产生DRC。一般我们都默认开启。可以实时查看产生的DRC错误，并加以修正。

接下来的Spacingruleset是对走线的线间距设置。比方对于时钟线、复位线、及高速查

分线。我们可以再这里面加一规那么，使其离其它信号线尽可能的远。

Physical(lines/vias)ruleset是针对各种物理规那么设置，比方线宽，不同信号线的过孔等。

例如我们可通过电源网络的设置，使其默认线宽比普通信号走线更粗，已满足走线的载流能

力。

现针对一个时钟及电源，分别设置间距规那么和物理规那么。

首先筛选网络，对于需要设置线间距规那么的网络赋上Net_Spacing_Type属性、而对

于需要设置线宽规那么的网络赋上Net_Physical_type。而对于即要线间距和线宽规那么约

-word.zl.

-

-

束的网络，可将Net_Spacing_Type及Net_Physical_type属性同时赋上。

本例针对的时钟网络，只需要对其赋上Net_Spacing_Type，方法如下：

点击菜单Edit-Properties

然后在右侧Find一栏中选择Nets。如下列图所示：

如果你知道PCB上网络名，那么你可以直接在PCB上选择一个网络。假设你并不知道

到底哪个网络是时钟，那么你可以选择Find下面的More

-word.zl.

-

-

然后在弹出的对话框中筛选出时钟网络。

在上图中，选择一个时钟网络，该网络会自动出现在右边空白栏出，说明该网络已被选中。

如下列图所示：

-word.zl.

-

-

点击OK，接下来又弹出一个对话框。如下列图所示：

反面黄色高亮的网络就是所选择的时钟网络。在该对话框中，依次选中Net_Spacing_Type。

并输入一个名字，当然，这个名字可以随便命，但为了方便记忆，建议命为容易理解的词

语，因其为时钟网络，现在对其命名为“CLK〞.

OK，这步完成