北京理工大学《数字电路-分析与设计》第4章 组合逻辑电路1.pptVIP

§4.3组合电路逻辑分析;组合电路的一般的分析步骤归纳如下〔续〕：;【例4.11】分析图示的电路。按给定鼓励信号的波形画出相应的输出波形。;〔3〕列真值表;【例4.14】试确定图示电路输出函数的最小项之和式。其中，FA是全加器；S1是多路选择器MUX选择端的最高有效位。;Date;Date;Date;【例4.15】图示电路是由5个半加器HA0～HA4所组成的。图中标有问号“？〞的输出端上会出现什么样的逻辑函数，用最小项之和式表示。;Date;§4.4组合电路逻辑设计;大规模可编程逻辑器件，目前主要有CPLD〔复杂可编程逻辑器件〕和FPGA〔现场可编程门阵列〕。;4.4.1用小规模集成电路(SSI)实现逻辑函数;“与或非〞表达式。;把(1)、(2)代入(3)：;Date;(2)多输出函数的设计;4.4.2用中规模集成电路(MSI)实现逻辑函数;1.用译码器实现逻辑函数;另一方面，任何一个n变量的逻辑函数，都可以写成假设干个n变量最小项之和。;因为：;【例4.16】用译码器配适宜当的逻辑门实现如下的逻辑函数：;用一个输出为低电平有效的3-8译码器与一个“与非〞门相配合来实现逻辑函数F，即：;用一个输出为低电平有效的3-8译码器和一个“与〞门相配合来实现逻辑函数F，即：;用一个输出为高电平有效的3-8译码器和一个“或非〞门相配合来实现逻辑函数F，即：;【例4.17】利用一片74LS154和适当的逻辑门电路实现如下的逻辑函数：;Date;用一个n-2n译码器和假设干个适当的逻辑门电路相配合，可以同时实现多个n变量的逻辑函数。;2.用多路选择器〔MUX〕实现逻辑函数;2k-1MUX实际上是一个含有可被“使能〞的k变量的最小项发生器。;【例4.19】用一片74LS151实现如下的逻辑函数;①nk的情况：;当nk时，选用不同的选择控制变量输入端作为函数自变量的输入，就对应了使用不同的数据输入端作为最小项的“选通〞输入。那些舍弃不用的数据输入端，可按约束项来处理，即：它们接“1〞、接“0〞都可以。;与“译码器〞不同的是：一个“多路选择器〞MUX只能实现一个逻辑函数，它不能同时实现多个逻辑函数。;②nk的情况：;【例4.21】用4-1MUX实现逻辑函数F(A,B,C);【例4.21】用4-1MUX实现逻辑函数F(A,B,C);F(A,B,C);【例4.22】试用此4-1MUX实现逻??函数F(A,B,C,D);以B、D作为MUX的选择控制变量，那么余函数为fi(A,C)〔i=0～3〕。;f0(C,D)=；f1(C,D)=；f2(C,D)=；f3(C,D)=;【例4.23】续例4.22。用卡诺图法确定充当MUX选择变量的函数自变量，以使得所产生的余函数相对最为简单。;卡诺圈总数越少、且每个卡诺圈所围的小格越多，那么所产生的余函数越简单。;4.4.3一般设计步骤和设计举例;简化变换：用代数法或K图法化简真值表所描述的逻辑函数，化简时要充分利用“约束条件〞。根据要求实现逻辑函数的形式(如SSI、译码器、MUX等)，把函数的逻辑表达式变换成所需要的“最简〞形式。;设计一位二进制数全减器。分别用SSI的“与非〞门，3-8译码器和双4-1MUX实现之。;【例4.26】设计一位二进制数全减器。分别用SSI的“与非〞门，3-8译码器和双4-1MUX实现之。;写出标准表达式;画逻辑图;化成相应形式的表达式;画逻辑图;化简;画逻辑图;【例4.29】;列真值表;Date;Date;Date;写总表达式;化简表达式;Date;Date;Date;Date;Date;Date;Date;Date;Date;Date;Date;f0(X1,X0,A,B)=0；;f3(X1,X0,A,B);画出逻辑图;作业2：4-15的(a)、(b)，4-16，4-19，4-21，4-22的(1)，4-24的(1)、(2)，4-37;§4.5组合逻辑电路中的竞争与冒险现象;这种由于输入信号沿不同路径传输，而后到达电路中某一会合点的时间先后不一的现象被称为竞争。;4.5.2冒险现象的类型及识别;，A、C具有竞争条件。;〔2〕卡诺图判别法;4.5.3冒险现象的排除;〔2〕引入选通信号;〔3〕增加冗余项;作业3：4-42，4-43;§2.1概述;