半导体单晶生长过程中的位错研究专业 .pdfVIP

半导体单晶生长过程中的位错研究（1）

半导体单晶生长过程中的位错研究

摘要：阐述了现有的半导体单晶位错模型，即临界切应力模型和

粘塑性模型的基本理论及应用状况。分析了熔体法单晶生长过程中影

响位错产生、增殖的各种因素，以及抑制位错增殖的措施。与熔体不

润湿、与晶体热膨胀系数相近的坩埚材料，低位错密度的籽晶可有效

地抑制生长晶体的位错密度；固液界面的形状及晶体内的温度梯度是

降低位错密度的关键控制因素，而两因素又受到炉膛温度梯度、长晶

速率、气体和熔体对流等晶体生长工艺参数的影响。最后，对熔体单

晶生长过程的位错研究进行了展望。

关键词：位错密度；半导体；单晶生长；熔体法

1引言

Si、Ge、GaAs、InP、CdTe、CdZnTe等半导体材料广泛应用于

制作高性能集成电路、场效应晶体管、探测器等光电子器件。大尺寸、

高完整性的单晶体是制备这类材料的首要目标。此类单晶体材料的制

备主要是熔体生长方法，包括提拉法(CZ)[1-3]，布里其曼法(BM)[4-

6]，垂直梯度凝固法(VGF)[7-9]，移动加热器法(THM),区熔法等。为

改进晶体的生长质量，这些生长方法还采用了施加磁场[2]、高压[3]、

加速坩埚旋转(acceleratedcruciblerotationtechnique，简称

ACRT)[4,5]、蒸汽压控制[10,11]、微重力等技术来优化温度场和熔体

对流场。位错是熔体定向凝固法生长单晶体过程中不可避免缺陷之一，

特别是对于化合物半导体，由于晶体的生长温度高、热导率低，临界

切应力较小，在热应力的作用下晶体更容易发生塑性变形，产生高密

度位错。熔体法生长晶体过程中，位错产生的原因是[12]：(1)轴向温

度梯度和径向温度梯度引起的热应力；(2)对于晶体-坩埚接触的生长系

统，晶体与坩埚的热膨胀系数不同，也会造成热应力的产生；(3)空位、

杂质偏析、沉淀相等缺陷引起晶格不匹配，从而造成局部应力集中。

热应力是位错产生的主要因素，在应力的作用下，位错会发生运动和

增殖。

本文拟阐述现有的半导体单晶位错模型，分析晶体生长过程中影

响位错产生、增殖的各种因素，以及抑制位错增殖的措施.

2单晶位错研究模型

对半导体单晶位错的产生与增殖研究，其数学物理模型主要有基

于热弹性理论的临界切应力模型，即CRSS(CriticalResolvedShear

Stress)模型[1,2,13-18]和考虑晶体高温塑性变形的粘塑性模型

（Visco-plasticityModel）[3,19-26]。

2.1临界切应力(CRSS)模型

2.2粘塑性模型

实际的晶体生长过程还应该考虑到材料的塑性形变。早在20世纪

60年代，Haasen就在实验观测的基础上提出了可以用来描述Si、Ge

等元素半导体中位错运动、位错增殖、位错间的相互作用的连续体粘

塑性模型。此模型应用著名的Orowan关系—塑性应变率、位错增殖

率、施加的应力及位错密度之间的关系，定量地描述塑性形变引起的

晶体内某一滑移系统的位错运动和增殖行为.

2.3两种理论模型的比较

CRSS模型简单直观，建立了宏观场与位错分布的关系，可以方便

地讨论晶体生长参数对热应力的影响，但此模型没有考虑晶体高温塑

性变形对晶体内应力的影响，也没有考虑位错运动、位错增殖、位错

间相互作用等行为，没能建立出应力场与位错密度的定量关系。粘塑

性模型考虑了上述影响因素，建立了形变率与位错密度的定量关系，

但是此模型考虑的因素较多，比较复杂。

3位错密度的影响因素分析

减小位错的方法之一是掺入杂质提高晶体的CRSS。实验证明

[9,27]，通过适度地掺杂确实可以生长出低位错密度的晶体。用粘塑性

模型进行的此方面的数值模拟也得到与实验符合

得很好的结果[28]。减小位错的另一方法就是分析晶体生长条件，

探讨抑制位错增殖的晶体生长控制参数.

3.1晶体与坩埚的接触特性

晶体与坩埚接触是BM、VGF法生长晶体的一个显著特点。与非

接触相比较，由于热膨胀系数的差异，晶体与坩埚的粘附接触将使晶

体内部产生更大的热应力，选用与晶体热膨胀系数相近的材料做坩埚，

是解决这一问题的有效措施[1