半导体集成电路和运算放大器电路 .pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN1716763A

(43)申请公布日2006.01.04

(21)申请号CN200510075998.2

(22)申请日2005.06.07

(71)申请人三洋电机株式会社

地址日本国大阪府

(72)发明人日隈裕洋宫下博之

(74)专利代理机构中科专利商标代理有限责任公司

代理人李香兰

(51)Int.CI

H03F3/45

权利要求说明书说明书幅图

(54)发明名称

半导体集成电路和运算放大器电路

(57)摘要

本发明提供一种可以抑制备用模式

时产生的、由稳定性特性引起的MOS晶体

管的特性退化，避免电路特性的退化的运

算放大器电路。在运算放大器电路中，包

括：连接在差动MOS晶体管(M3、M4)的

反向栅极B与源极S之间的、连接用MOS

晶体管(M10、M11)；连接在电源电位

VDD与所述反向栅极B之间的偏压设定用

MOS晶体管(M12)。(M10)是备用信号STB

施加在栅极上的P沟道型MOS晶体管；

(M11)是反向备用信号STBB施加在栅极的

N沟道型MOS晶体管。另外，(M12)是反

向备用信号STBB施加在栅极的P沟道型

MOS晶体管。

法律状态

法律状态公告日法律状态信息法律状态

未缴年费专利权终止IPC(主分

类):H03F3/45专利

2022-06-07号:ZL2005100759982申请专利权的终止

日权公告

日

权利要求说明书

1、一种半导体集成电路，其特征在于，包括：

第一MOS晶体管；

第二MOS晶体管，其在平常工作时导通而向所述第一MOS晶体管供给来自第一

电位的偏流，在备用模式时截止；

开关电路，其在平常工作时，把所述第一MOS晶体管的反向栅极连接在其源极上，

而在备用模式时，根据所述第一MOS晶体管的稳定性特性，把抑制其晶体管特性

的时效的第二电位施加在所述反向栅极上。

2、根据权利要求1所述的半导体集成电路，其特征在于，

所述开关电路包括：

设在所述反向栅极与所述源极之间的第一开关元件；和

设在所述反向栅极与所述第一电位之间的第二开关元件。

3、根据权利要求2所述的半导体集成电路，其特征在于，所述第一开关元件和所

述第二开关元件根据备用信号而进行切换。

4、根据权利要求1所述的半导体集成电路，其特征在于，所述第一电位和第二电

位是电源电位。

5、一种运算放大器电路，其特征在于，包括：

反向栅极相互连接的一对差动MOS晶体管；

偏压设定用MOS晶体管，其在平常工作时导通而向所述一对差动MOS晶体管供

给来自第一电位的偏流，在备用模式时截止；

开关电路，其在平常工作时，把所述一对差动MOS晶体管的反向栅极连接在各自

的源极上，而在备用模式时，根据所述一对差动MOS晶体管的稳定性特性，把抑

制其晶体管特性的时效的第二电位施加在所述反向栅极上。

6、根据权利要求5所述的运算放大器电路，其特征在于，

所述开关电路包括：

设在所述反向栅极与所述源极之间的第一开关元件；和

设在所述反向栅极与所述第一电位之间的第二开关元件。

7、根据权利要求6所述的运算放大器电路，其特征在于，所述第一开关元件和所

述第二开关元件根据备用信号而进行切换。

8、根据权利要求5所述的运算放大器电路，其特征在于，所述第一电位和第二电