数字电子技术基础5触发器.pptVIP

;而在“时序逻辑电路”中，;第五章触发器;内容提要;§5.1概述;触发器如何分类?;;(1)设Q的原态为1;0100;(1)设Q的原态为0;1001;(1)设Q的原态为0;1100;;0;假设G2门翻转快;;1100;01X0〔复位〕;由或非门组成的SR锁存器;二、动作特点;例在左图的SR锁存器电路中，输入电压波形，画出输出端对应的电压波形。;例1运用SR锁存器，消除机械开关振动引起的脉冲。;§5.3电平触发的触发器;一、电平触发SR触发器的

电路结构与工作原理;;电平触发SR触发器工作原理：;表5.3.1电平触发SR触发器的特性表;由它的特性表可见：在R、S不相等时，Q服从于S!;二、电平触发方式的动作特点;例1：画出电平触发SR触发器的输出端波形图。假设Q的初始状态为0。;例2:画出电平触发SR触发器的输出波形。

假设Q的初始状态为0。;SR锁存器;(2)功能分析;1;1000;CLK;;§5.4脉冲触发的触发器;2.工作原理：;;CLK;;Q;SR触发器的电路结构演变过程;主从JK触发器;R1=S1=0，Q*保持；;R1=QK;a.特性表：;图5.4.4具有多输入端的主从JK触发器;例1：画出主从JK触发器输出端波形图。;例2：讨论Q1、Q2的输出波形。;例3：画出以下图所示各电路中输出端的波形图〔初始状态为0〕。;例4：画出以下图所示电路中各输出端的波形图;二、脉冲触发方式的动作特点;现象如下:;解释如下:;归纳;只有在CLK=1的全部时间里输入始终保持不变的条件下，用CLK下降沿到来时的输入状态决定触发器的次态才肯定是对的。否那么，必须考虑CLK=1期间输入端状态的全部变化过程，才能确定CLK下降沿到来时触发器的次态。;例在图所示的主从JK触发器电路中,CLK、J、K的电压波形如下图，试画出与之对应的输出电压波形。设触发器初态为0。;J;主从JK触发器小结;§5.5边沿触发的触发器;1、CP=0：TG1导通，TG2截止，Q1=D。但此时主触发器尚未形成反响连接，不能自行保持，Q1跟随D端的状态变化。同时，TG3截止、TG4导通，从触发器保持原态。;2、CP的上升沿到来时：

TG1截止，TG2导通；由于G1门的输??电容存储效应，Q1在TG1切断前的状态被保存下来。TG3导通、TG4截止，Q*=Q1=D〔CLK上升沿到达时D的状态〕。;CLK;;;;0;输出端保持变化后的新状态;a.特性表;图5.5.5带有异步置位、复位端和多输入

端的维持阻塞D触发器;*3、利用门电路传输延迟时间的边沿触发器;2〕CP变为高电平以后：;3〕CP下降沿时刻：;逻辑符号：;二、边沿触发方式的动作特点;例1、逻辑电路和输入信号如下图，画出触发器Q端的波形。触发器的初态为0。;例2、D触发器应用举例--四路优先判决电路。;;;;;二、JK触发器;三、T触发器;T触发器特性表:;当T接固定高电平时，;四、D触发器;5.6.2触发器的电路结构和逻辑功能、触发方式的关系;二、电路结构和触发方式;例如：JK触发器;一、JK触发器转换成D触发器;二、JK触发器转换成T触发器;三、D触发器转换成T′触发器;*5.7触发器的动态特性;5.7触发器的动态特性;5.7.2电平触发SR触发器的动态特性;5.7.3主从触发器的动态特性;;四、最高时钟频率;;二、保持时间;本章重点;课后练习;第五章

结束