- 1、本文档共17页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑5.3静态随机存储器5.4动态随机存储器(1)地址译码器(2)存储矩阵(3)读写控制电路1.SRAM的结构和工作原理6.3静态随机存储器(1)地址译码器缺点:当存储器的存储容量很大时,地址译码器输出的字线将会非常多,译码器的电路结构也变得十分复杂,6.3静态随机存储器x0x1行译码器1列译码器031992336332A0A4A3A2A1A5A9A8A7A6Dy0y1y31x311023993D00000111111111100000B=3E0H=9926.3静态随机存储器(2)SRAM静态存储单元VT1、VT2、VT3及VT4构成SR锁存器VT5及VT6是行选管6.3静态随机存储器(3)读写控制电路存储矩阵10010当CE=0,OE=0时,进行读操作;当CE=0,WE=0时,进行写操作。6.3静态随机存储器010012.SRAM的读写时序读时序写时序6.3静态随机存储器1.DRAM的基本结构6.4动态随机存储器4管动态存储单元单管动态存储单元2.动态存储单元6.4动态随机存储器3.DRAM的典型操作(1)写“1”操作6.4动态随机存储器3.DRAM的典型操作(2)写“0”操作6.4动态随机存储器3.DRAM的典型操作(3)读“1”操作6.4动态随机存储器3.DRAM的典型操作(4)刷新操作6.4动态随机存储器思考1:归纳可以存放1位二进制信息的单元电路小结基本SR锁存器D触发器掩膜ROM存储单元UVEROM存储单元E2ROM存储单元FlashROM存储单元6管SRAM存储单元4管DRAM存储单元单管DRAM存储单元思考2:用ROM实现4×4乘法运算小结设乘数为X3X2X1X0和Y3Y2Y1Y0积为P7P6P5P4P3P2P1P0两个乘数从ROM的地址端输入,乘积从数据端输出,其示意图如图所示。存储器内容小结这种设计方法类似于软件设计中的查表法。优点是速度快,但硬件复杂。例如设计一个8×8的乘法器,需要216×16的ROM。在只读存储器(ROM)中,介绍了掩膜ROM、PROM、EPROM等不同类型ROM的工作原理和特点。在随机存储器(RAM)中,介绍了静态随机存储器(SRAM)和动态随机存储器(DRAM)的工作原理和特点。小结2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑
文档评论(0)