数电第4版 课件 第9章课件 2高密度可编程逻辑器件.ppt

2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑浙江省首批精品课程——数字电路与数字逻辑2020浙江省线下一流课程——数字电路与数字逻辑9.2可编程逻辑器件9.2.1可编程逻辑阵列PLA9.2.2可编程阵列逻辑PAL9.2.3复杂可编程逻辑器件CPLD9.2.4现场可编程门阵列FPGA内容提要9.2.3复杂可编程逻辑器件CPLD复杂可编程逻辑器件（ComplexProgrammableLogicDevice，CPLD）：基于乘积项技术、E2PROM工艺的可编程逻辑器件；现场可编程门阵列（FieldProgrammableGateArray，FPGA）：基于查找表技术、SRAM工艺，要外挂配置用的FlashROM的可编程逻辑器件。高密度可编程逻辑器件主要有两类：CPLD由逻辑阵列块LAB、可编程内连阵列、I/O单元组成。9.2.3复杂可编程逻辑器件CPLD宏单元I/O单元与或阵列来自PIA异或门全局清零全局时钟送到PIA来自PIA送到PIA每一个宏单元相当于一片简单可编程逻辑器件。思考：图中的M表示什么？9.2.3复杂可编程逻辑器件CPLD需要３个宏单元【例9.2-3】串行数据检测电路（检测011的摩尔型状态机）的CPLD实现。9.2.3复杂可编程逻辑器件CPLD思考：通过这个例子，进一步体会一下CPLD的优缺点。触发器被旁路9.2.4现场可编程门阵列FPGAFPGA的通用结构LE是FPGA实现有效逻辑功能的最小单元，用于实现组合逻辑电路和时序逻辑电路。查找表（Lookuptable）逻辑阵列块是由逻辑单元LE构成的。9.2.4现场可编程门阵列FPGA2输入LUT结构，它具有两个输入A1和A0，以及一个输出F，能够实现任意二变量逻辑函数。2输入LUT能够实现任意二变量逻辑函数。4×1的SRAM9.2.4现场可编程门阵列FPGA【例9.2-4】采用2输入LUT实现逻辑函数。思考：可编程开关是如何实现的？9.2.4现场可编程门阵列FPGA4输入LUT9.2.4现场可编程门阵列FPGA【例9.2-5】用4变量LUT实现如图所示的组合逻辑电路。ABCDFABCDF000001000000010100100010010100001111011101000110010101011011011001110101111111119.2.4现场可编程门阵列FPGAFPGA在正常模式（NormalMode）LE逻辑图一个LE可以同时实现组合和时序电路。9.2.4现场可编程门阵列FPGA【例9.2-6】如果要实现一个3线-8线译码器，需要多少个逻辑单元。3线-8线译码器有3个输入和8个输出，含有8个逻辑表达式。每个逻辑函数表达式需要一个LUT，因此，实现一个3线-8线译码器需要8个LUT。每个逻辑单元只含有一个LUT，所以，总共需要8个逻辑单元。如果用门电路实现，3线-8线译码器只需要8个与非门和3个反相器，可见，用基于LUT的FPGA来实现3线-8线译码器代价是很高的。9.2.4现场可编程门阵列FPGA可编程I/O单元（I/OElement）9.2.4现场可编程门阵列FPGA【例9.2-7】如何FPGA实现RC多谐振荡器？用CMOS门电路实现的RC振荡器利用IO单元中的缓冲器可以进一步简化电路。9.2.4现场可编程门阵列FPGA由FPGA实现的RC多谐振荡器实物图和工作波形RC多谐振荡器输出方波的频率与电容的大小成反比。如果在FPGA内部再增加一个数字频率计，通过测量CLK的频率来计算得到电容的值，就可以得到一个测量电容的设计方案。9.2.4现场可编程门阵列FPGAFPGA内部常用的资源还有：锁相环(PLL)嵌入式存储器嵌入式存储器块可以构成单口RAM、简单双口RAM、真正双口RAM、ROM和FIFO。嵌入式存储器块可以配置成不同的深度×宽度：8192×1