数字电子电路实验报告z张妮竞男(实验一)1.pdf

以铜为镜，可以正衣冠；以古为镜，可以知兴替；以人为镜，可以明得失。——《旧唐书·魏征列传》

题目:数字电路与逻辑设计

姓名张妮竞男

学院信息与通信工程学院

专业通信工程

班级2011211106

学号2011210184

班内序号31#

2013年4月16日

以铜为镜，可以正衣冠；以古为镜，可以知兴替；以人为镜，可以明得失。——《旧唐书·魏征列传》

老师：您好，由于我的失误，误以为应该交实验报告要求是电子版的，知道的时候已经没

有时间抄在纸上了，我有认真写了这次的报告，所以对这个实验已经有了深刻理解。下次

一定认真写在纸上，再次跟您说对不起了。

题目：QuartusII原理输入法设计

一、实验名称和实验任务要求

（一）、用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图

形模块单元。

（二）用实验内容一中生成的半加器模块和逻辑门设计实现一个全加器，仿真验

证其功能，并下载到实验板测试，要求用薄码开关设定输入信号，发光二级管县

设输出信号。

用3线-8线译码器（74LS138）和逻辑门电路设计实现函数F＝ABCABCABC

＋ABC，仿真验证其功能，并下载到实验板测试。要求用薄码开关设定输入信号，

发光二极管显示输出信号。

（三）

二、设计思路和过程

（一）全加器与半加器原理及电路设计

1．半加器

实现两个一位二进制数加法运算的电路称为半加器。若将A、B分别作为一

位二进制数，S表示A、B相加的“和”，C是相加产生的“进位”，半加器的真值

表如表1所示。

由表1可直接写出

半加器可以利用一个集成异或门和与门来实现，如图2(a)所示。图2(b)是半加器

的逻辑符号。

表1半加器真值表

ABSC

0000

0110

1010

1101

以铜为镜，可以正衣冠；以古为镜，可以知兴替；以人为镜，可以明得失。——《旧唐书·魏征列传》

（a）图2半加器逻辑图及其逻辑符号（b）