计算机组成原理存储器课件举例讲解.pptxVIP

计算机组成原理存储器课件举例讲解;学习要求;3、1存储器概述;3、1、1存储器分类(1/3);3、1、1存储器分类(2/3);3、1、1存储器分类(3/3);3、1、2存储器得分级结构;CPU;大家有疑问的，可以询问和交流;3、1、2存储器得分级结构(2/2);3、1、3主存储器得技术指标——存储容量;3、1、3主存储器得技术指标——存储速度;求存储器带宽得例子;3、2SRAM存储器;3、2、0主存储器得构成;主存和CPU得联系;基本存储元

6个MOS管形成一位存储元;

非易失性得存储元

64×4位得SRAM结构图

存储体排列成存储元阵列,不一定以存储单元形式组织;

芯片封装后,3种外部信号线

地址线:2n个单元,对应有n根地址线;

地址信号经过译码电路,产生每个单元得字线选通信号;

数据线:每个单元m位,对应有m根数据线;

控制线:读写控制信号

=1,为读操作;=0,为写操作;;六管SRAM存储元电路;;译码驱动方式

方法1:单译码

被选单元由字线直接选定;

适用容量较小得存储芯片。

方法2:双译码

被选单元由X、Y两个方向得地址决定。

;SRAM存储器得组成(1/2);SRAM存储器得组成(2/2);存储体;32K×8位得SRAM逻辑结构图;Intel2114静态RAM芯片就是1K×4得存储器

外部结构

地址总线10根(A0～A9)

数据总线4根(D0～D3)

片选信号/CS,写允许信号/WE

0—写,1—读

内部存储矩阵结构

64×64方阵,共有4096个六管存储元电路;

采用双译码方式

A3～A8(6根)用于行译码→64行选择线;

A0～A2,A9用于列译码→16条列选择线;

每条列选择线同时接4个存储元(共16×4=64列);2114逻辑结构图;3、2、3读、写周期波形图;SRAM存储器得读周期;;SRAM存储器得写周期;;课本P70【例1】

下图就是SRAM得写入时序图。R/W就是读/写命令控制线,当R/W线为低电平时,存储器按给定地址把数据线上得数据写入存储器。请指出下图写入时序中得错误,并画出正确得写入时序图。;正确得SRAM得写入时序图;3、3DRAM存储器;四管存储元;3、3、1DRAM存储元得记忆原理;3、3、2DRAM芯片得逻辑结构;DRAM控制电路得构成;写时序;;;3、3、3刷新周期;DRAM得刷新方式;【例】设某存储器得存储矩阵为128×128,存取周期为0、5μs,RAM刷新周期为2ms,若采用集中式刷新方式,试分析其刷新过程。;【例】设某存储器得??储矩阵为128×128,存取周期为0、5μs,RAM刷新周期为2ms,若采用分散式刷新方式,试分析其刷新过程。;【例】设某存储器得存储矩阵为128×128,存取周期为0、5μs,RAM刷新周期为2ms,若采用异步式刷新方式,试分析其刷新过程。;DRAM;3、3、4存储器容量得扩充;存储芯片与CPU得引脚;存储器容量得位扩展;;由8K×1位得芯片构成8K×8位得存储器;存储器容量得字扩展;1K×8;16K×8得存储芯片:地址线14根,数据线8根,/CS,/WE

CPU得引脚:地址线16根,数据线8根,/MERQ,/WE

CPU得最高2位地址和/MREQ信号产生4个芯片得片选信号;

4个存储芯片构成存储器得地址分配:

第1片0000000000000000

0011111111111111即0000H～3FFFH

第2片0100000000000000

0111111111111111即4000H～7FFFH

第3片1000000000000000

1011111111111111即8000H～BFFFH

第4片1100000000000000

1111111111111111即C000H～FFFFH;译

码

器;字位扩展:每个单元位数和总得单元个数都增加。

例如:用1K×4得存储芯片构成2K×8得存储器

扩展方法

先进行位扩展,形成满足位要求得存储芯片组;

再使用存储芯片组进行字扩展。

要求:能够计算出字位扩展所需得存储芯片得数目。

例如:用L×K得芯片构成M×N得存储系统;

所需芯片总数为M/L×N/K片。;共需要几块芯片,进行如何扩展？

8片2M×8得SRAM芯片进行字扩展;

数据线怎么连？

各芯片得数据线均直接与CPU得8位数据总线连接;

地址线怎么连？

各芯片得地址线均直接与CPU得最低21位地址线连接