Z187-合集-微机原理与接口技术-课件.pptx

1;2;3;4;5;6;7;8;汇编语言基本概念;汇编语言基本概念;汇编语言基本概念;12;;数据类型;;;17;18;19;20;21;;23;数据寻址方式分类;25;;;28;;;31;;;34;;;37;;;40;41;42;;指令操作数域给出的是一个基址寄存器和一个偏移量，基地址与偏移量相加，作为操作数地址的偏移地址EA。

段地址左移4位，与有效地址相加，生成20位物理地址。;;;47;;49;;51;;;54;;;MOVAX，MASK[DI][BX];;59;60;61;62;63;64;65;66;“或”指令应用例;68;“非”指令应用例;70;“异或”指令应用例1;“异或”指令应用例2;指令应用例3;74;“测试”指令例1;“测试”指令例2;逻辑运算综合例1;逻辑运算综合例2;逻辑运算综合例3;;81;82;83;84;逻辑左移SHL;86;87;88;89;非循环移位指令例1;非循环移位指令例2;92;93;94;95;循环移位指令例1;循环移位指令例2;循环移位指令例3;第1章概述

第2章32/64位微处理器的组成原理

第3章汇编语言与程序设计

第4章存储器体系结构

第5章数据输入/输出方式

第6章总线技术

第7章并行I/O接口

第8章中断控制

第9章串行I/O接口

第10章定时器/计数器

第11章DMA控制器

第12章A/D与D/A转换

第13章多功能芯片组与PC机的主板结构

第14章外设与多媒体技术;10.1概述;

;10.2可编程定时器/计数器8254;;;在8254内部设置有4个寄存器，由地址A1A0选择和片选信号CS确定，如表10-1所示。;2.引脚信号

8254有24个引脚，采用双列直插式封装，其信号分布如图10-1（b）所示，

功能如下：

D7~D0：数据总线，双向，8位，与外部数据总线连接。

WR：写信号输入，低电平有效。

RD：读信号，输入，低电平有效。

CS：片选信号，输入，低电平有效。

A1A0：地址信号，输入，用于选择内部寄存器。

CLK2~CLK0：3个计数器计数信号输入。

OUT2~OUT0：3个计数器计数回零输出，高电平有效。

GATE2~GATE0：3个计数器外部门控信号输入端，高电平或上升沿有效。

VCC：＋5V电源。

GND：地。;10.2.2工作方式;（2）GATE＝1，允许计数；GATE＝0，禁止???数。如果在计数过程中修改计数

初值，则在下一时钟脉冲

2.方式1可重复触发的单稳态触发器新写入的计数初值送入减1计数器，

然后按新值计数。

（1）写入控制字后OUT输出高电平，写入计数初值后必须由GATE的上升沿触

发计数。计数开始OUT变为低电平，直到计数回0时再输出高电平。若要再次计

数，必须用GATE上升沿重新触发。方式1时序如图10-4所示。;（2）在计数过程中写入新的计数初值，当前计数状态不受影响。若有GATE

上升沿触发，则按新的计数初值重新计数，直到计数回0，OUT变为高电平，低

电平宽度为两次计数值之和。

3.方式2分频器

是一种(n-1):1的分频器工作方式，特点如下：;（1）写入控制字后OUT输出高电平，写入初值后的下一时钟送入减1计数器，

减1计数。减到1时，OUT输出低电平，维持1个时钟周期后又变为高电平，然后重

新减1计数。其时序如图10-5所示。

（2）GATE＝1，允许计数；GATE＝0，停止计数。

4.方式3方波发生器

（1）写入控制字后OUT输出高电平，写入计数初值后的下一时钟送入减1计数

器，减1计数。当减1到初值的一半时输出低电平，并继续减1计数。当计数回0时

输出高电平，即一个周期。之后，又开始下一个周期的减1计数。其时序如图

10-6所示。

（2）当计数初值n为偶数时，输出对称方波。当计数初值n为奇数时，高电平

的宽度比低电平的宽度多1个时钟周期。;（3）GATE＝1时，允