Verilog HDL数字集成电路设计原理与应用（第三版）课件 第6章 Verilog HDL高级程序.pptx

6.1数字电路系统设计的层次化描述方法

6.2典型电路设计

6.3总线控制器设计;6.1数字电路系统设计的层次化描述方法;集成电路设计中大量采用的是结构性的描述方法，归纳起来主要有两种：自下而上(Bottom-Up)的设计方法与自上而下(Top-Down)的设计方法。在实际运用中，可以根据实际设计情况选择这两种方法相结合的设计方法，即混合设计方法。Top-Down方法主要是从系统设计的角度进行，系统工程师往往会在项目的规划阶段将数字电路系统进行划分，明确主要单元模块的功能、时序和接口参数等系统方案，这种方法可以有效协调ULSI和VLSI芯片设计中众多开发人员的工作。Bottom-Up方法主要是在实际系统执行过程中，底层设计人员提出底层功能模块的优化方案，系统设计人员分析这些优化对系统的影响，通过调整系统结构，提高芯片整体性能。

1.?Bottom-Up设计方法

Bottom-Up设计方法是一种传统的设计方法，它要求电路设计者将系统进行模块划分，从底层模块设计开始，运用各底层模块搭建一个完整的系统。在这种设计方法中，首先根据系统设计的要求，定义并建立所需要的叶子模块，通过模块连接方式建成较大的模块，然后把这些较大的模块组合成具有一定功能的模块，最后将这些功能模块组合，直到完成整个系统。这就如同搭积木，用小的模块不断组合，最后完成系统的设计。其设计方法示意图如图6.1-1所示。;一个典型的Bottom-Up设计例子是在第4章中提到的串行加法器的设计。一个4位串行加法器由4个全加器构成，如图6.1-2所示。全加器是串行加法器的子模块，而全加器是由基本的逻辑门构成的，如图6.1-3所示，这些基本的逻辑门就是所说的叶子模块。这个设计中运用叶子模块(基本逻辑门)搭建成子模块(全加器)，再用子模块搭建成所需要的电路(串行加法器)。;显然，Bottom-Up设计方法没有明显的规律可循，主要依靠设计者的实践经验和熟练的设计技巧，用逐步试探的方法最后设计出一个完整的数字系统。系统的各项性能指标只有在系统构成后才能分析测试。

Bottom-Up设计方法常用于原理图的设计中，相比于其他方法，该方法对于实现各子模块电路所需的时间较短。但是该方法仍存在着许多不足之处，例如采用该设计方法容易对系统的整体功能把握不足，整个系统的设计周期比较长、效率低、设计质量难以保证等。因此，这种方法只适用于小规模电路的设计。

2.?Top-Down设计方法

随着电子技术的快速发展，传统的设计方法已经不能满足日益增长的系统要求，Top-Down设计方法成为数字系统设计的主流设计方法。在这种设计方法中，首先从系统级入手，把系统划分为若干个子功能单元，并编制出相应的行为或结构模型；再将这些子功能单元进一步拆分，就这样不断地拆分，直到整个系统中各模块的逻辑关系合理，便于逻辑电路级的设计和实现；这种最底层的功能模块被称为叶子模块。其设计方法示意图如图6.1-4所示。;例如，使用Top-Down设计方法对一个典型的CPU进行设计，如图6.1-5所示。根据CPU的功能将CPU分为控制单元、逻辑运算单元、存储单元。控制单元主要控制整个CPU的工作，用于调控整个CPU按照指令执行规定的动作，控制单元又由指令控制器、时序控制器、总线控制器和中断控制器构成。逻辑运算单元可以分为算术逻辑运算单元ALU和浮点运算单元FPU。存储单元可以分为通用寄存器和专用寄存器。这样通过功能的不断细化，将大模块划分成了更小的模块，当划分到指令控制器这一级时，就可以通过各种逻辑电路来实现了。;Top-Down设计方法的优点是显而易见的，在整个设计过程中主要的仿真和调试过程是在高层次完成的，所以能够在设计的早期发现结构设计上的错误，及时进行调整，最大限度地不将错误带入到后续的设计环节中；同时方便了从系统进行划分和管理整个项目，使得大规模的复杂数字电路实现成为可能，避免了不必要的重复设计，提高了设计效率。然而这种设计方法仍然存在着不足，即在设计的开始并不能准确地确定最终功能单元的设计，需要根据具体的设计情况，不断进行系统设计的修正。

现在的数字电路设计越来越复杂，单一的设计方法往往很难满足设计要求，因此通常将这两种设计方法结合起来，即采用混合的设计方法来进行设计。这样可以综合每种方法的优点，在高层系统设计时采用Top-Down设计方法，便于系统的划分；而在底层设计时采用Botton-Up设计方法，这样可以缩短各模块的设计时间。

;6.2典型电路设计;6.2.1加法器树乘法器

加法器树乘法器的设计思想是“移位后加”，并且加法运算采用加法器树的形式。乘法运算的过程是，被乘数与乘数的每一位相乘并且乘以相应的权值，最后将所得的结果相加，便得到了最??的乘法结果。加法器树乘法器在计算被乘数与乘数及与