《EDA技术及应用》课件_第8章.ppt

u1:put_numbPORTMAP(res,put_a,put_b,clk,data_a,data_b);

u2:counterPORTMAP(res,clk,load_a,key,data_a,value_cou_a,flag_a);

u3:counterPORTMAP(res,clk,load_b,key,data_b,value_cou_b,flag_b);

u4:mux_bcdPORTMAP(value_cou_a,res,key,clk,data_bcd_a);

u5:mux_bcdPORTMAP(value_cou_b,res,key,clk,data_bcd_b);

u6:main_colPORTMAP(key,clk,flag_a,flag_b,res,color_A;color_B,put_a,put_b,load_a,load_b);TIMEA和TIMEB分别为来自定时器A、B的“定时时间到”信号输入端；TIMEDA和TIMEDB分别为TIMEA和TIMEB延迟半秒后的输出信号，是定时器状态机转换的依据；CLKOUT为主控逻辑单元时钟输入端，用于给定时器A和B提供计数脉冲；TOUTA和TOUTB分别为定时器A、B提供定时原始数据；CON为字型译码器控制端，用于控制字型译码器A、B的输出；LAMP_A、LAMP_B分别为红黄绿指示灯控制端，高电平点亮，低电平熄灭。定时器部分由定时器A和定时器B组成，它们均是8位定时器，定时范围0～255s。定时器A或B一方面接收从主控逻辑单元送来的初值，在CLKOUT脉冲作用下完成减1计数；另一方面，将计数值送到相应的BCD码转换器，以备倒计时显示。8.4.4系统工作原理

再根据图8-29给出的A、B两方向自复位起的亮灯顺序，即A方向红→绿→黄→红…，B方向绿→黄→红→绿…，形成各自的状态机，并点亮相应的指示灯。为了防止一些不确定因素的干扰并保持整个系统的稳定性，主控逻辑单元通常应提前将定时数据放在它的端口上。交通灯控制器状态转换如图8-31所示。图8-31交通灯控制器状态转换图

图8-31交通灯控制器状态转换图当“OE”信号有效时，系统进入特殊状态，主控逻辑单元的动作如下：①LAMP_A、LAMP_B均输出红灯；②对定时器的时钟进行控制，即关断其时钟输入(CLKOUT)，使定时器保持原态输出；③在字型译码器的控制端(有效时输出正常数据，无效时输出全零，即关断数码管)，加入由主控逻辑单元CON提供的1Hz方波，便可产生闪烁效果。“OE”信号无效后，特殊状态解除，CLKOUT、CON恢复正常，计数器继续计数。8.4.5软件设计

1．设计思路

(1)根据描述语句的不同，准确把握计时时间到信号的提取(此信号应由计数器产生，经由主控单元加工处理，分别送于置数器和计数器)。

(2)灯的闪烁由MUX82实现，它的两组8位输入端，一组接计数器，一组接能使七段字型译码电路关断的任一输入码。两组数据由控制信号控制交替输出。(3)关断计数器时钟即可实现计数器保持原态。

(4)为了系统的稳定，对置数器和计数器的触发应采用电平触发方式，触发后电路动作的时刻由系统时钟的边沿决定。另外，应该注意置数器和计数器两个触发信号动作的节拍，合理运用上升沿和下降沿。2．设计步骤

(1)对照交通灯控制器组成框图分析其电路工作原理，充分理解各模块间的流程关系及动作节拍。

(2)画出顶层原理图，详细标注各功能模块的输入输出端口信号。

(3)编写各功能模块的VHDL程序，并仿真验证。(4)将仿真验证通过的各功能模块在QuartusⅡ\

FILE\SYMBOL环境下进行外部器件封装，再用原理图输入法将封装后的模块按顶层原理图的连接关系输入系统。

(5)仔细仿真验证系统的输入输出时序关系。3．模块设计

1)主控逻辑单元

(1)复位后加载外部设定的时间数据，经加法计算后保存到各自的寄存器中(VHDL程序如图8-33(a)所示)。

(2)当正常工作时，交通灯控制器实际上是一个具有复位功能的红绿灯状态机。当TIMED信号有效时(低电平)，在时钟的上升沿进行状态转换，如图8-32中的t1时刻，VHDL程序如图8-33(b)所示。图8-32状态转换触发信号时序图(3)用CASE语句分别形成A、B两方向具有复位初态的红、黄、绿三色灯时间状态机，以状态信号SEL作为“三选一”数据选择器的选择信号，从而在不同的状态下将相应灯的寄存器中的定时数据放在输出端口上。当TIME信号有效时(低电平)，在时钟的下降沿