原创力文档- 1、本文档共9页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
PAGE
PAGE1
思考题与习题
5-1在如图5-1所示的四位移位寄存器中，假定开始时Q3Q2Q1Q0为1101状态。若串 行输入序列101101与CP脉冲同步地加在DSR串行输入端时，请对应画出各触发器 Q3Q2Q1Q0端的输出波形。
图T5-1
5-2图T5-2电路中各触发器的初始状态均为0，请对应输入CP和IN的波形，画各触 发器Q端的输出波形。
图T5-2
5-3试用两片74LS194电路构成一个八位移位寄存器，并画出逻辑电路图。
5-4请用上升沿触发的D触发器构成一个异步三位二进制加法计数器。并对应CP画 出Q1、Q2、Q3的波形。
图T5-4
5-5请用JK触发器构成一个脉冲反馈式异步六进制加法计数器，并画出对应于CP脉 冲的工作波形。
图T5-5
用三位JK触发器构成八进制计数器，然后在状态110时利用与非门反馈至清零端构成六进制计数器，图略。
5-6请分析如图T5-6所示的阻塞反馈式异步计数器电路的逻辑功能，指出该计数器为 几进制，并画出计数状态转换图。
图T5-6
解：（1）驱动方程：JI=,K1=1;
J2=1,K2=1;
J3=,K3=1;
代入得状态方程: （CP脉冲下降沿时刻）
（Q1下降沿时刻）
（CP脉冲下降沿时刻）
列出状态转换图（略）分析得出该计数器为5进制计数器，状态从000-100，其它的三个状态下一状态均为000，因此该电路是异步五进制计数器，具有自启动功能。
5-7分析图T5-7同步计数器电路的逻辑功能。
图T5-7
000
001
001
000
010
101
011
110
100
011
101
011
110
101
111
111
因为该计数器设计了清零端，因此可实现从000开始进入循环圈的2进制计数器的功能，但我们也发现，它也可以实现三进制。但不能自启动。
5-8分析图T5-8的计数器电路，说明是几进制，画出计数状态转换图。
图T5-8
10进制。
5-9分析图T5-9的计数器电路，说明当A分别为1和0时计数器为几进制，并分别画 出计数状态转换图。
图T5-9
A＝1时，，当状态递增到1011后，再来一个CP的上升沿便可置为0000。这样实现了从0000到1011的12进制加法计数器。
A＝0时，，当状态递增到1001后，再来一个CP的上升沿便可置为0000。这样实现了从0000到1001的10进制加法计数器。
5-10请用74LS161构成一个从1计到12的12进制计数器。
解：利用同步置数功能，当状态递增到1100时，同步置数端变为有效的低电平，下一个CP的上升沿到来后便可置为0001，这样实现了从0001至1100的12进制加法计数器。
5-11请用74LS290构成一个8421BCD码的84进制的计数器电路。
解：先构成100进制，再用脉冲反馈法，利用状态10000100（即84）来反馈，便实现了从00开始计数到83结束的84进制加法计数器。
5-12图T5-12电路是由计数器74LS161和译码器74LS138构成的八节拍脉冲发生器，不考虑延迟时间，请对应画出Q1-Q3和0-7的波形图。
图T5-12
文档评论（0）