嵌入是系统结构 第2讲 ARM技术与ARM体系结构.pptVIP

Harvard架构01增加了可用的存储器宽度02指令存储器接口03数据存储器接口04可以实现对指令和数据存储器的同时访问05级流水线06实现了以下改进：07提高了最大时钟频率08五.ARM9TDMIARM9TDMI流水线的变化InstructionFetchShift+ALUMemoryAccessRegWriteRegReadRegDecodeFETCHDECODEEXECUTEMEMORYWRITEARM9TDMIARMorThumb

InstDecodeRegSelectRegReadShiftALURegWriteThumb?ARM

decompressARMdecodeInstructionFetchFETCHDECODEEXECUTEARM7TDMIARM9TDMI数据通道(1)IAMU逻辑单元包含有：多路复用器,乘法器和桶形移位器指令地址总线寄存器BankALUCBADINFWD结果DADD数据递增向量指令递增字节旋转/符号扩展.MU逻辑双向缓冲器字节/半字复制数据总线地址总线字节/半字ARM9TDMI数据通道(2)ALU寄存器BankPSR乘法器移位器BAImmDINFWDBDATAADATA锁存锁存MU逻辑(至IA生成逻辑)结果LDR互锁周期操作ADD R1,R1,R2SUB R3,R4,R1ORR R8,R3,R4AND R6,R3,R1EOR R3,R1,R212345678LDR R4,[R7]9FDEFDEWFDEWFDEWFDWEFDEWF–取指（Fetch）D–解码（Decode） E–执行（Execute）I–互锁（Interlock）M–存储器（Memory）W–写回（Writeback）I本例中，用了7个机器周期执行6条指令，CPI=1.2机器周期。LDR指令之后立即跟一条数据操作指令，由于使用了相同的寄存器，将会导致互锁。WIM最佳流水线周期操作ADD R1,R1,R2SUB R3,R4,R1ORR R8,R3,R4AND R6,R3,R1EOR R3,R1,R2LDR R4,[R7]本例中，用了6个机器周期执行6条指令，CPI=1机器周期。LDR指令没有引起流水线互锁123456789FDEWFDEWFEWFDEWFDWEFDEWF–取指（Fetch）D–解码（Decode） E–执行（Execute）I–互锁（Interlock）M–存储器（Memory）W–写回（Writeback）MDLDM互锁(1)本例中，用了8个机器周期执行5条指令，CPI=1.6在LDM期间，有并行的存储器访问和回写周期周期操作LDMIA R13!,{R0-R3}SUB R9,R7,R8ORR R8,R4,R3AND R6,R3,R112345678STR R4,[R9]9F–取指（Fetch）D–解码（Decode） E–执行（Execute）MW-存储器和回写同时执行I–互锁（Interlock）M–存储器（Memory）W–写回（Writeback）FDEWFDEWDEFDEWFMDWEIIIIIIMFMWMWMWLDM互锁(2)本例中，用了9个机器周期执行5条指令，CPI=1.8此处SUB使用了R3，增加了一个额外的互锁周期来完成该寄存器数据的获取这种情况对任何LDM指令，像带IA,DB,FD,等，都会发生。周期操作LDMIA R13!,{R0-R3}SUB R9,R7,R3ORR R8,R4,R3AND R6,R3,R112345678STR R4,[R9]9F–取指（Fetch）D–解码（Decode） E–执行（Execute）I–互锁（Interlock）M–存储器（Memory）W–写回（Writeback）FDEWFDEWDEFDEWFMDW