C-V技术的应用完整.doc

PAGE

PAGE1

PAGE

PAGE1

MOSC-V技术应用3.1

前言—MOS晶体管参数除了决定于结构尺寸(如W，L，tox)，栅材料（Al，p+Poly-Si，n+Poly-Si）和Si材料（N，τg，μ，晶向及晶体完整性）外，还与MOS器件的核心结构—绝缘栅-氧化物（Si-SiO2）结构特性密切相关。本文首先介绍Si-SiO2结构特性与MOS晶体管和集成电路性能参数之间的关系。阐明在集成电路生产过程中MOSC-V技术应用的重要性。举例说明C-V技术在在线监控，工艺质量评定，产品电路片参数异常分析及集成电路可靠性研究中的应用。

一Si-SiO2结构特性对MOS晶体管参数的影响。

1MOS晶体管和MOS电容结构比较

MOS晶体管的栅结构与MOS电容结构完全相同，正好说明这里介绍的C-V技术是MOS器件或集成电路参数与可靠性的直接测试分析方法。

Cox

Cox

Csc

MOS电容等效电路

SiO2

Vg

n-Si

M

MOS电容DIANR

n-Si

p+

SiO2

M

Vg

MOS晶体管

图1-1MOS结构的晶体管和电容

2Si-SiO2结构中的电荷特性及其对MOS晶体管参数的影响

Si-SiO2结构中,存在与电荷相关的四个参数,即：Nm，Qf，Dit和Not如图1-2所示.它们的共同性

是带电或可以充放电，因而对MOS晶体管的阈值电压VT及其稳定性有直接影响。下面介绍它们各自的性质和对MOST参数的影响。

Na

Na+

Na+

Na+

Na+

Na+

Na+

SiO2

Si

：Nm

：Not

：Qf

：Dit(E)

图1-2Si-SiO2结构中四种电荷示意图

SiO2中的可动离子密度Nm

通常指SiO2中的Na+（及K+）含量。由材料，试剂及工艺过程沾污引起。它们带正电。沾污不严重时，分布在SiO2膜的外表面，对MOS晶体管的VT影响不大。在高温下（Na+在1200C以上，K+在2000C以上）这些离子被激活，可随外加电压漂移，使VT随之漂移造成电路工作不稳定，甚至失效。所以要严加控制，并严格在线监控测试。此外SiO2中的氢离子不仅可以成为质子陷阱，也可在SiO2中移动，特别是在硼硅玻璃中，室温下就可漂移。掺氯氧化，磷处理可以减少纳沾污或降低其可动性。

2）SiO2中的固定正电荷电荷密度Qf

固定正电荷是Si/SiO2界面附近SiO2中过剩Si引起的电荷。Qf与氧化条件，退火条件及晶向有关。它使VTN减小，VTP绝对值增加。氢气氛下的合金过程可以降低Qf

陷阱密度Dit

它是Si/SiO2界面处带隙中单位面积单位能量的能态数目。与氧化条件，退火条件及晶向有关，与硅表面缺陷，杂质含量有关。也与离子注入，溅射及等离子刻蚀等辐射损伤有关。这些能态可与硅交换电荷，并具有不同时间常数（在带隙中央最长（2sec）,向带边指数下降）；或成为产生-复合中心，或成为陷阱。它是否填充电子与它相对费米能EF的位置有关。在电子能带图中，在EF以下的界面陷阱填充电子,而在EF上的则腾空电子。即界面陷阱电荷将随表面势即栅压变化，使MOSC-V曲线畸变。界面陷阱电荷对MOS电容的平带电压和MOS晶体管的阈值电压将产生不同的影响，见图2和图3：界面陷阱电荷使n-SiMOS电容的VFB向正压漂移，而使VTP向负压漂移，VTP绝对值增加。同样分析可得知界面陷阱电荷将使p-SiMOS电容的VFB向负压漂移，而使VTN向正压漂移。即VTP和VTN的绝对值都增加。注意：可动离子电荷，固定氧化物电荷及氧化物陷阱电荷这三种电荷不同于这种情况，因为它们的荷电与表面势无关。当它们的有效净电荷为正时，使|VTP|增加，VTN降低，即都向负压漂移；而有效净电荷为负时，则使VTP，VTN都向正压漂移，即|VTP|降低，VTN增加。

E

EF

Ei

Dit(E)

Ec

Ev

图1-3n-Si（pMOST）

平带时界面陷阱填充电荷示意图。Qit更负，使VFB向正压漂移

Ec

图1-4n-Si（pMOST）

图1-4n-Si（pMOST）

强反型时界面陷阱填充电荷示意图。Qit更正，使VTP向负压漂移，即|VTP|增加

Dit(E)

Ec

Ei

EF

Ev

除了对VT影响外，界面陷阱加剧了MOS晶体管gm-Vg特性的非线性性；影响晶体管的频率特性（限制高频性能）；降低DRAM刷新时间。虽然目前MOS电路的工艺流程已能充分降低Dit(E)，使之尽可能减少它对MOS电路参数的影响。但当为了MOS电路的可靠性，制造过程中不得不停止使用氢，氯和水汽（即用纯干氧氧化，无氢合金）时，Dit(E)对电路参数的影响便不可避免

氧化物陷阱密